JPS6226404B2 - - Google Patents
Info
- Publication number
- JPS6226404B2 JPS6226404B2 JP54039173A JP3917379A JPS6226404B2 JP S6226404 B2 JPS6226404 B2 JP S6226404B2 JP 54039173 A JP54039173 A JP 54039173A JP 3917379 A JP3917379 A JP 3917379A JP S6226404 B2 JPS6226404 B2 JP S6226404B2
- Authority
- JP
- Japan
- Prior art keywords
- partial
- coordinate
- circuit
- electrode
- coordinates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Wire Bonding (AREA)
- Control Of Position Or Direction (AREA)
Description
【発明の詳細な説明】
本発明は位置検出方式に関し、特にリードフレ
ーム上にダイボンデイングされたペレツトの電極
にリード線をボンデイングする装置において、ペ
レツトの電極位置を自動的に検出する装置に関す
る位置検出方式である。
ーム上にダイボンデイングされたペレツトの電極
にリード線をボンデイングする装置において、ペ
レツトの電極位置を自動的に検出する装置に関す
る位置検出方式である。
トランジスタペレツト等の電極をワイヤボンデ
イングする作業は第１図に示すように、リードフ
レーム１上にダイボンデイングされたペレツト２
上の電極Ｅ、電極Ｂとリードフレーム３，４とを
各々金線５で接続するものである。ダイボンデイ
ングされたペレツト位置には誤差があるので、ワ
イヤボンデイングするときには電極Ｅ，Ｂの位置
を検出してボンデイングする必要がある。
イングする作業は第１図に示すように、リードフ
レーム１上にダイボンデイングされたペレツト２
上の電極Ｅ、電極Ｂとリードフレーム３，４とを
各々金線５で接続するものである。ダイボンデイ
ングされたペレツト位置には誤差があるので、ワ
イヤボンデイングするときには電極Ｅ，Ｂの位置
を検出してボンデイングする必要がある。
この検出手段として従来は作業者の目視に頼つ
ていたが、ペレツトサイズは非常に小さいので顕
微鏡下の作業であり、作業者の疲労のため製品の
信頼性に問題があり、大きく改善が望まれてい
た。このため最近半導体メーカー各社でワイヤボ
ンデイング作業を全自動化しつつありその一方式
として、ペレツトの位置ずれをカバーする範囲を
光電走査して得られた２値化測定図形を、抽出し
ようとする図形より少し小さな円形マスクで走査
し、マツチングがとれたときの円形マスクの中心
値群でできた図形を得て、この図形のＸ，Ｙ方向
の投影の中心値を図形の中心値とするものがあ
る。しかしこの方式の場合電極の形状により、真
の電極中心値が得られないことがある。
ていたが、ペレツトサイズは非常に小さいので顕
微鏡下の作業であり、作業者の疲労のため製品の
信頼性に問題があり、大きく改善が望まれてい
た。このため最近半導体メーカー各社でワイヤボ
ンデイング作業を全自動化しつつありその一方式
として、ペレツトの位置ずれをカバーする範囲を
光電走査して得られた２値化測定図形を、抽出し
ようとする図形より少し小さな円形マスクで走査
し、マツチングがとれたときの円形マスクの中心
値群でできた図形を得て、この図形のＸ，Ｙ方向
の投影の中心値を図形の中心値とするものがあ
る。しかしこの方式の場合電極の形状により、真
の電極中心値が得られないことがある。
このことについて図面を参照して説明する。第
３図はペレツト位置検出装置のブロツク構成図
で、リードフレーム１上にボンデイングされたペ
レツト２を、光学系により適当な大きさに拡大し
て光電スキヤナ６上に像を作り電気信号に変換す
る。このときの走査領域は第１図の１点鎖線７で
示した部分で、拡大して示すと第２図のようにな
る。走査は左から右、上から下への順序で行う。
光電スキヤナで得られた電気信号はアナログ信号
であり、２値化回路８で適当なレベルでスライス
し、１と０のデイジタル信号に変換される。この
ように２値化され図形は一例として示すと第４図
で示した如くになり、電極Ｅ，Ｂの図形は１４，
１５の如く現われる。この図形を円形マスクマツ
チング回路９により、電極部図形の内接円より少
し小さい円形マスク１９で走査し、マツチングが
とれたときの円形マスク１９の中心絵素の集合は
第４図の黒点（・点）で示した図形となる。この
図形を、前記黒点がある数以上連続して並んだ場
合カツトする公知の大ノイズ除去及び座標抽出回
路１０で処理すると、第４図右端の黒点集合の大
きな図形がカツトされる。一方、残つた黒点図形
を拡大して示すと第５図の如くになる。座標抽出
回路１０はこの残つたＧ１，Ｇ２の各グループ毎
に一番左の座標、一番右の座標、一番上の座標、
一番下の座標を抽出する。演算回路１１では抽出
された左右上下座標をもとに、Ｘ方向の電極図形
中心値＝（一番右の座標−一番左の座標）／２＋
一番左の座標、Ｙ方向の電極図形中心値＝（一番
下の座標−一番上の座標）／２＋一番上の座標を
もとめ、ボンデイングツール制御回路１２はこの
値をもとにボンデイングツール機構１３を駆動し
てボンデイングを行う。
３図はペレツト位置検出装置のブロツク構成図
で、リードフレーム１上にボンデイングされたペ
レツト２を、光学系により適当な大きさに拡大し
て光電スキヤナ６上に像を作り電気信号に変換す
る。このときの走査領域は第１図の１点鎖線７で
示した部分で、拡大して示すと第２図のようにな
る。走査は左から右、上から下への順序で行う。
光電スキヤナで得られた電気信号はアナログ信号
であり、２値化回路８で適当なレベルでスライス
し、１と０のデイジタル信号に変換される。この
ように２値化され図形は一例として示すと第４図
で示した如くになり、電極Ｅ，Ｂの図形は１４，
１５の如く現われる。この図形を円形マスクマツ
チング回路９により、電極部図形の内接円より少
し小さい円形マスク１９で走査し、マツチングが
とれたときの円形マスク１９の中心絵素の集合は
第４図の黒点（・点）で示した図形となる。この
図形を、前記黒点がある数以上連続して並んだ場
合カツトする公知の大ノイズ除去及び座標抽出回
路１０で処理すると、第４図右端の黒点集合の大
きな図形がカツトされる。一方、残つた黒点図形
を拡大して示すと第５図の如くになる。座標抽出
回路１０はこの残つたＧ１，Ｇ２の各グループ毎
に一番左の座標、一番右の座標、一番上の座標、
一番下の座標を抽出する。演算回路１１では抽出
された左右上下座標をもとに、Ｘ方向の電極図形
中心値＝（一番右の座標−一番左の座標）／２＋
一番左の座標、Ｙ方向の電極図形中心値＝（一番
下の座標−一番上の座標）／２＋一番上の座標を
もとめ、ボンデイングツール制御回路１２はこの
値をもとにボンデイングツール機構１３を駆動し
てボンデイングを行う。
たとえば、第２図に示す様な円形形状の電極を
有し、電極間に電極形状よりも少し小さめの幅を
持つパターン１６，１７を有するペレツトを２値
化回路８により２値化した場合、２値化図形は第
４図の１４，１５のように互いに内側へ広がつた
形で抽出される。そのため、円形マスクマツチン
グ回路９、大ノイズ除去及び座標抽出回路１０、
演算回路１１により処理された第５図の投影の中
心値EEC点とEBC点は実際の電極の中心値より
かなり内側とみなされる。そのため、この中心値
によりボンデイングを行なうと位置ずれが生じ、
ボンデイングした金線が第２図に示すエミツター
Ｅ、ベースＢのジヤンクシヨン１８にかぶり電極
間がシヨートすることがあつた。
有し、電極間に電極形状よりも少し小さめの幅を
持つパターン１６，１７を有するペレツトを２値
化回路８により２値化した場合、２値化図形は第
４図の１４，１５のように互いに内側へ広がつた
形で抽出される。そのため、円形マスクマツチン
グ回路９、大ノイズ除去及び座標抽出回路１０、
演算回路１１により処理された第５図の投影の中
心値EEC点とEBC点は実際の電極の中心値より
かなり内側とみなされる。そのため、この中心値
によりボンデイングを行なうと位置ずれが生じ、
ボンデイングした金線が第２図に示すエミツター
Ｅ、ベースＢのジヤンクシヨン１８にかぶり電極
間がシヨートすることがあつた。
本発明によれば、ペレツトの２値化図形による
電極図形の内側への拡大による影響にかかわらず
電極の中心位置を抽出することができる位置検出
方式が得られる。
電極図形の内側への拡大による影響にかかわらず
電極の中心位置を抽出することができる位置検出
方式が得られる。
以下図面を参照して本発明を詳しく説明する。
第３図のペレツト位置検出装置において、上記
従来の位置検出方式と同様に光電スキヤナ６によ
り得たペレツト２の像を２値化回路８で２値化
し、円形マスクマツチング回路９により前記２値
化された図形を第４図の黒点図形にし、大ノイズ
除去及び座標抽出回路１０では上述したように大
きな黒点図形をカツトし、第５図に示す残つた円
形マスク１９の中心群Ｇ１，Ｇ２の各グルーグの
最左、最右、最上、最下の各座標値を求める。
従来の位置検出方式と同様に光電スキヤナ６によ
り得たペレツト２の像を２値化回路８で２値化
し、円形マスクマツチング回路９により前記２値
化された図形を第４図の黒点図形にし、大ノイズ
除去及び座標抽出回路１０では上述したように大
きな黒点図形をカツトし、第５図に示す残つた円
形マスク１９の中心群Ｇ１，Ｇ２の各グルーグの
最左、最右、最上、最下の各座標値を求める。
次に本発明では、電極の中心値は、たとえばエ
ミツタ電極Ｅについて第５図を用いて説明する
と、この電極形状は円形でその円形マスク中心絵
素群はベース電極Ｂ寄りのＸ方向にパターンが広
がつているため、原点をPEOにとると電極の真
の中心位置のＹ座標はＹ方向の広がりPEYの半
分に等しく、Ｘ座標は電極が円形であるため、最
左端から真の中心何置TECまでの距離LETCに
等しく、この値は前記Ｙ方向の広がりPEYの半
分である。同様にベース電極Ｂの場合、原点を
PBOにとると電極の真の中心位置のＹ座標は
PBYの半分に等しく、Ｘ座標は最右端から真の中
心位置TBCまでの距離LBTCに等しく、これは
PBYの半分である。
ミツタ電極Ｅについて第５図を用いて説明する
と、この電極形状は円形でその円形マスク中心絵
素群はベース電極Ｂ寄りのＸ方向にパターンが広
がつているため、原点をPEOにとると電極の真
の中心位置のＹ座標はＹ方向の広がりPEYの半
分に等しく、Ｘ座標は電極が円形であるため、最
左端から真の中心何置TECまでの距離LETCに
等しく、この値は前記Ｙ方向の広がりPEYの半
分である。同様にベース電極Ｂの場合、原点を
PBOにとると電極の真の中心位置のＹ座標は
PBYの半分に等しく、Ｘ座標は最右端から真の中
心位置TBCまでの距離LBTCに等しく、これは
PBYの半分である。
すなわち、エミツタ電極Ｅの場合、Ｘ方向の電
極図形中心値＝（一番下の座標−一番上の座
標）／２＋一番左の座標、Ｙ方向の電極図形中心
値＝（一番下の座標−一番上の座標）／２＋一番
上の座標、ベース電極Ｂの場合、Ｘ方向の電極図
形中心値＝（一番下の座標−一番上の座標）／２
＋一番右の座標、Ｙ方向の電極図形中心値＝（一
番下の座標−一番上の座標）／２＋一番上の座標
となる。演算回路１１では前記Ｇ１，Ｇ２の各グ
ループの広がりの値をもとに上記演算を行ない、
電極の真の中心座標をもとめ、ボンデイングツー
ル制御回路１２をかいしてボンデイングを行な
う。
極図形中心値＝（一番下の座標−一番上の座
標）／２＋一番左の座標、Ｙ方向の電極図形中心
値＝（一番下の座標−一番上の座標）／２＋一番
上の座標、ベース電極Ｂの場合、Ｘ方向の電極図
形中心値＝（一番下の座標−一番上の座標）／２
＋一番右の座標、Ｙ方向の電極図形中心値＝（一
番下の座標−一番上の座標）／２＋一番上の座標
となる。演算回路１１では前記Ｇ１，Ｇ２の各グ
ループの広がりの値をもとに上記演算を行ない、
電極の真の中心座標をもとめ、ボンデイングツー
ル制御回路１２をかいしてボンデイングを行な
う。
この方式により第２図に示す様なパターンを有
するペレツトでも真の中心座標を容易に検出する
ことができ、シヨートすることなくボンデイング
を行なうことが可能となつた。
するペレツトでも真の中心座標を容易に検出する
ことができ、シヨートすることなくボンデイング
を行なうことが可能となつた。
第１図はリードフレーム上のペレツトのワイヤ
ボンデイング状態を示す平面図、第２図は光電ス
キヤナの走査領域及びペレツトの電極周辺の説明
図、第３図は位置検出装置のブロツク構成図、第
４図は２値化図形の一例を示す図、第５図は第４
図の図形を処理した後の図形を示す図である。 １，３，４……リードフレーム、２……ペレツ
ト、５……金線、６……光電スキヤナ、７……走
査領域、８……２値化回路、９……円形マスクマ
ツチング回路、１０……大ノイズ除去及び座標抽
出回路、１１……演算回路、１２……ボンデイン
グツール制御回路、１３……ボンデイングツール
機構、１４……エミツタとエミツタ周辺の２値化
図形、１５……ベースとベース周辺の２値化図
形、１６……エミツタ電極近辺のペレツト内部パ
ターン、１７……ベース電極近辺のペレツト内部
パターン、１８……エミツタ電極―ベース電極ジ
ヤンクシヨン、１９……円形マスク、Ｅ……エミ
ツタ電極、Ｂ……ベース電極、PEO……グルー
プＧ１の仮原点、TEC……エミツタ電極Ｅの真
の中心位置、EEC……エミツタ電極Ｅのあやま
つた中心位置、PEY……グループＧ１のＹ方向
の投影、PBX……グループＧ１のＸ方向の投影、
LETC……グループＧ１の最左端よりTECまで
の距離、PBO……グループＧ２の仮原点、TBC
……ベース電極Ｂの真の中心位置、EBC……ベ
ース電極Ｂのあやまつた中心位置、PBY……グル
ープＧ２のＹ方向の投影、PBX……グループＧ２
のＸ方向の投影、LBTC……グループＧ２の最右
端よりTBCまでの距離。
ボンデイング状態を示す平面図、第２図は光電ス
キヤナの走査領域及びペレツトの電極周辺の説明
図、第３図は位置検出装置のブロツク構成図、第
４図は２値化図形の一例を示す図、第５図は第４
図の図形を処理した後の図形を示す図である。 １，３，４……リードフレーム、２……ペレツ
ト、５……金線、６……光電スキヤナ、７……走
査領域、８……２値化回路、９……円形マスクマ
ツチング回路、１０……大ノイズ除去及び座標抽
出回路、１１……演算回路、１２……ボンデイン
グツール制御回路、１３……ボンデイングツール
機構、１４……エミツタとエミツタ周辺の２値化
図形、１５……ベースとベース周辺の２値化図
形、１６……エミツタ電極近辺のペレツト内部パ
ターン、１７……ベース電極近辺のペレツト内部
パターン、１８……エミツタ電極―ベース電極ジ
ヤンクシヨン、１９……円形マスク、Ｅ……エミ
ツタ電極、Ｂ……ベース電極、PEO……グルー
プＧ１の仮原点、TEC……エミツタ電極Ｅの真
の中心位置、EEC……エミツタ電極Ｅのあやま
つた中心位置、PEY……グループＧ１のＹ方向
の投影、PBX……グループＧ１のＸ方向の投影、
LETC……グループＧ１の最左端よりTECまで
の距離、PBO……グループＧ２の仮原点、TBC
……ベース電極Ｂの真の中心位置、EBC……ベ
ース電極Ｂのあやまつた中心位置、PBY……グル
ープＧ２のＹ方向の投影、PBX……グループＧ２
のＸ方向の投影、LBTC……グループＧ２の最右
端よりTBCまでの距離。
Claims (1)
- １ 光電変換スキヤナと、この光電変換スキヤナ
で検出された像を２値化する回路と、この回路で
２値化された図形上をある面積を持つた円形マス
クで走査し、この円形マスクの全体が前記２値化
された図形内に含まれるときの円形マスクの中心
の軌跡の図形を取り出す回路と、この回路で取り
出された図形中、ＸおよびＹ方向にある長さ以下
の大きさを持つ部分図形のみを抽出しこの部分図
形の左端、右端、上端、下端の各座標を取り出す
回路と、前記抽出された各部分図形の上端、下端
の座標から、各部分図形のＹ方向の投影の大きさ
を求め、ある部分図形の左端の座標が他の部分図
形の左端座標より左側にある場合、この部分図形
のＹ方向の投影の大きさと左端座標から、この部
分図形のＸ方向の中心位置を求め、又、この部分
図形のＹ方向の投影の大きさと上端座標から、こ
の部分図形のＹ方向の中心位置を計算し、さら
に、ある部分図形の左端の座標が他の部分図形の
左端座標より右側にある場合、この部分図形のＹ
方向の投影の大きさと右端座標から、この部分図
形のＸ方向の中心位置を求め、又この部分図形の
Ｙ方向の投影の大きさと上端座標から、この部分
図形のＹ方向の中心位置を計算する演算回路より
構成することを特徴とする位置検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3917379A JPS55131707A (en) | 1979-03-30 | 1979-03-30 | Position detecting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3917379A JPS55131707A (en) | 1979-03-30 | 1979-03-30 | Position detecting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55131707A JPS55131707A (en) | 1980-10-13 |
| JPS6226404B2 true JPS6226404B2 (ja) | 1987-06-09 |
Family
ID=12545717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3917379A Granted JPS55131707A (en) | 1979-03-30 | 1979-03-30 | Position detecting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55131707A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01265102A (ja) * | 1988-04-15 | 1989-10-23 | Matsushita Electric Ind Co Ltd | 電子部品の電極部の重心検出方法 |
-
1979
- 1979-03-30 JP JP3917379A patent/JPS55131707A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55131707A (en) | 1980-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226404B2 (ja) | ||
| JPH11307567A (ja) | バンプ検査工程を有する半導体装置の製造方法 | |
| JPH0569301B2 (ja) | ||
| US5233669A (en) | Device for and method of detecting positioning marks for cutting ceramic laminated body | |
| JPH0843042A (ja) | 半導体チップの外観検査方法 | |
| JPH0669319A (ja) | アライメントシステム | |
| JP4634250B2 (ja) | 矩形部品の画像認識方法及び装置 | |
| JPH0875432A (ja) | 切断ライン測定装置 | |
| JPH05347326A (ja) | ワイヤボンディング装置におけるキャピラリのセッティング方法 | |
| JP2644263B2 (ja) | 位置認識装置 | |
| JPS6131401B2 (ja) | ||
| JP3278568B2 (ja) | ボンディング・ワイヤの認識方法 | |
| JP2526301B2 (ja) | 半導体ペレットのピックアップ装置 | |
| JP4129354B2 (ja) | テンプレート登録方法及びその装置と欠陥検出方法 | |
| JPH07113612A (ja) | 部品位置認識装置 | |
| JP2005079274A (ja) | パターン欠陥検査方法および装置 | |
| JPH1074240A (ja) | 文字位置検出方法 | |
| JPH0198076A (ja) | パタ−ン検出装置 | |
| JPH01251176A (ja) | パターン位置認識装置 | |
| JPS6360432B2 (ja) | ||
| JPH0216683A (ja) | 画像処理方法 | |
| JPH0528045U (ja) | ウエーハ載置用ベース部材 | |
| JPH0115910B2 (ja) | ||
| JPH05102235A (ja) | ワイヤボンデイング方法 | |
| JPH0159732B2 (ja) |