JPH04175662A - デジタルストレージオシロスコープ - Google Patents

デジタルストレージオシロスコープ

Info

Publication number
JPH04175662A
JPH04175662A JP30101490A JP30101490A JPH04175662A JP H04175662 A JPH04175662 A JP H04175662A JP 30101490 A JP30101490 A JP 30101490A JP 30101490 A JP30101490 A JP 30101490A JP H04175662 A JPH04175662 A JP H04175662A
Authority
JP
Japan
Prior art keywords
character
read
data
port ram
dual port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30101490A
Other languages
English (en)
Inventor
Shinichi Ikegami
池上 信一
Fumihiko Ishikawa
文彦 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP30101490A priority Critical patent/JPH04175662A/ja
Publication of JPH04175662A publication Critical patent/JPH04175662A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はリードアウト機能を備えたデジタルオシロスコ
ープに関し、さらにいえばオシロスコープのリードアウ
ト情報をCRT管面上にベクトル表示するデジタルスト
レージオシロスコープに関する。
(従来の技術) 従来、静電偏向方式のCRTを用いたデジタルストレー
ジオソロスコープにおいて計測レンジ等のリードアウト
表示を行う場合、例えば第6図(a)または第6図(b
)に示す如く構成されていた。
第6図(a)に示す従来のデジタルストレージオシロス
コープではキャラクタROM31には文字のベクトルア
ドレスが書き込まれており、CPUからCRT左上端の
位置からその位置に表示するべき文字が格納されている
キャラクタROM31のアドレスの上位アドレスを各文
字毎にキャラクタボート32にCPU演算データとして
与え、また同様にCPUから表示文字ごとに表示位置に
対応するXポジションデータをCPU演算データとして
Xポジションボート33に与え、CPUから表示文字ご
とに表示位置に対応するYポジションデータをCPU演
算データとしてYポジションポート34に与えている。
一方、キャラクタボート32からのデータをキャラクタ
ROM31の上位アドレスとして供給し、ドツトクロッ
ク(DOTCLK)を計数したキャラクタドツトカウン
タ37の計数出力をキャラクタROM31の下位アドレ
スとして与えて、キャラクタROM31からドツトクロ
ック毎にキャラクタROM31に格納されている文字を
形成するベクトルアドレスを読み出して、ベクトルアド
レスのLSB側データとXポジションデータとをD/A
変換器35でアナログ変換して、変換出力でX軸方向の
偏向を行なわせ、ベクトルアドレスのMSB側データと
YポジションデータとをD/A変換器36でアナログ変
換して、変換出力でY軸方向の偏向を行なわせ、1文字
の表示をさせ、次いで同列の次の文字の表示をさせ、同
列の全文字の表示に続いてYポジションデータをインク
リメントさせて次の列に文字表示をさせるように構成し
ていた。
また第6図(b)に示す従来のデジタルストレージオシ
ロスコープは、データセレクタ42、アドレスセレクタ
43、コントロールセレクタ44は(ROBUSY)→
Hのタイミングで、表示するべき文字のデータが格納さ
れているキャラクタROM46アドレスが、リードアウ
トRAM41に書き込まれる。次に周期T4毎にパルス
(RO9TART)が与えられて、R○フリップフロッ
プ52がプリセットされ、(ROBUSY)→Lとなっ
て、データセレクタ42、アドレスセレクタ43、コン
トロールセレクタ44がリードアウトRAM41の読み
出し側に切替られ、キャラクタデータカウンタ45の計
数値で指定されるアドレスに格納されているキャラクタ
ROM46のアドレスがリードアウトデータRAM4.
1から読み出される。
リードアウトデータRAM41から読み出されたキャラ
クタROM46のアドレスはキャラクタROM46のM
SB側に与えられ、キャラクタドツトカウンタ48の計
数値はキャラクタROM46のLSB側に与えられて、
キャラクタROM46からドツトクロック(DOTCL
K)に同期して1文字を形成する各ドツトデータが出力
される。
キャラクタROM46から出力されたベクトルデータ野
LSB側とXキャラクタポジションカウンタ47の計数
値データとはD/A変換器50でアナログ変換され、こ
のアナログ変換出力がX軸偏向電圧としてCRTに印加
される。また、キャラクタROM46から出力されたベ
クトルデータのMSB側とYラインカウンタ49の計数
値データとはD/A変換器51でアナログ変換され、こ
のアナログ変換出力がY軸偏向電圧としてCRTに印加
される。
そこでXキャラクタポジションカウンタ47の計数値が
+1される毎に表示文字位置が1文字分CRT管面上で
右側に移り、同行の全文字表示の終了により、Yライン
カウンタ49の計数値が+1されて、次の行に文字表示
がなされる。Yラインカウンタ49がオーバーフローし
たことにより、(ROBUSY)→Hとなって、再びセ
レクタ42〜44がCPU側に切替えられる。
(発明が解決しようとする課題) しかし、上記した従来の第6図(a)に示すデジタルス
トレージオシロスコープでは、表示周期をT4とした場
合、第7図(a)に示す如<CPUから演算データの転
送時間T、を表示周期T4から差し引いた期間T、がC
PUに取って余裕となって、この期間T、の間にCPU
は他のタスクを実行できることになる。
しかるに、期間T、は長く、期間T3は短いためにCP
Uが他のタスクを実行できる期間は少なくなってしまう
という問題点があった。
また第6図(b)に示したデジタルストレージオシロス
コープでは、第7図(b)に示す如く周期T、から、C
PUからのデータ転送期間T1を差し引いた期間T、は
CPUの余裕期間とり、期間T2は次の転送時期までの
待機期間となるが、(ROBUSY)→H中はキャラク
タROMをアクセスできず、高速で表示ができないとい
う問題点があった。
本発明はデュアルポートRAMを用いることによって、
CPUに長い余裕期間を与えることができ、かつ高速で
表示ができて、上記の問題点を解消したデジタルストレ
ージオシロスコープを提供することを目的とする。
(課題を解決するための手段) 本発明のデジタルストレージオシロスコープは、リード
アウト機能を備えたデジタルストレージオシロスコープ
において、リードアウト情報の書き込みと非同期で書き
込まれているリードアウト情報を読み出せるデュアルポ
ートRAMを備え、リードアウト情報をデュアルポート
RAMに書き込み、デュアルポートRAMから読み出し
たリードアウト情報に伴う表示をCR,T管面上行なう
ことを特徴とする。
(作用) 上記のように構成した本発明のデジタルストレージオシ
ロスコープによれば、リードアウト情報の書き込みと非
同期で書き込まれているリードアウト情報を読み出せる
デュアルポートRAMを設け、リードアウト情報がデュ
アルポートRAMに書き込まれ、リードアウト情報の書
き込みと非同期で書き込まれているリードアウト情報が
読み出されて、読み出されたリードアウト情報に伴う表
示がCR,T管面上になされるため、高速で、かつ自由
度の高い表示をCPUの負担が少なく実現できる。
(実施例) 以下本発明を実施例によって説明する。
第1図は本発明の一実施例の構成を示すブロック図であ
る。
第1図において1はCPUのデータバスを、2はCPU
のアドレスバスを、3はCPUからのリードアウトコン
トロールバスを示している。
4はリードアウト情報を書き込み、書き込みと非同期で
読み出せるデュアルポートRAMであり、リードアウト
情報はデータバス1を介してデュアルポートRAM4に
送られ、アドレスバス2を介してデュアルポートRAM
4に送られたデュアルポートRAM4のアドレスに格納
される。
5はリードアウトコントロールバス3を介して送られる
リードアウトスタートパルスを受けてリードアウトアウ
トスタートパルスに同期したパルス(RS TA)をリ
ードアウト期間中送出するリードアウトパルス発生器で
ある。
6はキャラクタROM9に格納された」−文字骨のベク
トルデータを読み出すアドレスを発生するキャラクタド
ツトカウンタであり、リードアウトコントロールバス3
から送り出されるドツトクロック(DOTCLK)とパ
ルス(R8TA)を入力とするアンドゲート6、の出力
をクロック(CLK)として計数し、その計数出力をキ
ャラクタROM9のLSB側アドレスとして供給してア
ドレスバスを行なう。キャラクタドツトカウンタ −6
のオーバーフロー出力とキャラクタROM9のMSB出
力とを入力とするオアゲート6、の出力でキャラクタド
ツトカウンタ6をリセットし、ドツトクロック(DOT
CLK)でキャラクタドツトカウンタ6の計数動作開始
をさせるようにしである。
7はインバータ7Iを介したノアゲート6、からの出力
をクロック(CADCLK)として計数して、1文字ご
とのデュアルポートRAMアドレスを発生するキャラク
タデータカウンタであり、パルス(R5TA)の立上り
で計数動作開始をさせるようにしである。
8はクロック(CADCLK)を計数して、1文字ごと
のCRT上のX軸の文字位置を発生するXキャラクタポ
ジションカウンタであり、Xキャラクタポジションカウ
ンタ8のオーバーフロー出力とパルス(R3TA)とを
入力とするオアゲート81の出力パルス(RS T L
)でXキャラクタポジションカウンタ8をリセットする
ようにしである。
9は表示キャラクタのX成分のベクトルアドレスをLS
B側に、Y成分のベクトルアドレスをMSB側に発生す
るキャラクタベクトルアドレス発生用のキャラクタRO
M、10はキャラクタROM9の出力およびXキャラク
タポジションカウンタ8の計数値を受けてX軸アナログ
出力に変換するD/A変換器、11ははキャラクタRO
M9の出力およびYラインカウンタ(行カウンタ)9の
計数値を受けてY軸アナログ出力に変換するD/A変換
器、12はD/A変換器10の出力を増幅してCRTの
駆動電圧を生成するX軸方向駆動増幅器、15はD/A
変換器11の出力を増幅してCRTの駆動電圧を生成す
るY軸方向駆動増幅器、18はCRT駆動電圧出力端子
、21はYラインのスタートを途中からとするときの設
定器、22は設定器21からの出力でプリセットされ、
インバータ22、で反転されたパルス(R8TL)を計
数するYラインカウンタである。Yラインカウンタ22
はYラインカウンタ22のオーバーフロー出力とパルス
(RSTA、)を入力とするオアゲート222の出力で
リセットされるようにしである。
上記の如く構成した本実施例の作用について説明する。
第2図に示すようにプログラムが実行されるとデュアル
ポートRAM4の1次側に対して全データの表示クリア
データがCPUからCPUデータバスを介して送られた
のち(ステップS1)、表示画面データが計算され、デ
ュアルポートRAM4に転送される(ステップS2)。
ステップ81〜ステツプS2までが表示動作処理である
。ステップS2に続いてオシロスコープ処理がなされ(
ステップ、)、スイッチ入力や、計測内容の進行で表示
変更が発生したか等のリードアウト表示内容に変更があ
ったか否かがチエツクされ(ステップS6)、表示内容
に変更がないと判別されたときはステップS4が実行さ
れる。ステップS6においてリードアウト表示内容に変
更があると判別されたときはステップS6に続いて新し
い表示データの計算がなされ(ステップS8)、ステッ
プS6に続いてステップS2が実行される。ここで、ス
テップSいステップS、はオシロスコープ動作であり、
ステップS、は表示動作処理である。
上記した表示動作処理が行なわれているときにおいても
、第3図(a)に示すように表示周期T4の一定周期で
デュアルポートRAM4の記憶内容であるリードアウト
情報が読み出され、デュアルポートRAM4から読み出
されたリードアウト情報によってキャラクタROM9に
格納されている文字情報が読み出され、読み出された文
字情報はD/A変換器10.11によってアナログ信号
に変換され、デュアルポートRAM4の記憶内容に伴う
リードアウト表示がCRT管面上になされる。この場合
においてデュアルポートRAM4から記憶内容の読み出
しとは無関係にデュアルポートRAM4へCPUからリ
ードアウト情報の転送、書き込みは可能であり、第3図
(b)に示す如くリードアウト情報に変更がある場合は
その変更に伴うリードアウト情報の転送がなされている
期間T1、T、′、T、//以外の期間T1、すなわち
転送がされていない期間はCPUにとっては他の処理を
行なうことができ、CPUに余裕ができることになる。
この結果処理速度の遅いCPUであってもCPUに対す
る負担は少なくなる。
次にリードアウト表示について説明するCPUデータバ
ス1から転送されたリードアウト情報は、CPUアドレ
スバス2からのアドレスデータに対応するデュアルポー
トRAM4のアドレスに格納される。リードアウトコン
トロールバス3からのリードアウトスタートパルスを受
けたリードアウトパルス発生器からのパルス(RSTA
)によって計数を開始したキャラクタデータカウンタ7
から1文字に対するアドレスデータが出力される。キャ
ラクタデータカウンタ7は各リードアウト周期(T4)
では必ず零、すなわちCRT管面の左上からスタートす
る。キャラクタデータカウンタ7から出力されたアドレ
スデータによって指定されたアドレスから、デュアルポ
ートRAM4に格納されているリードアウト情報が読み
出される。
デュアルポートRAM4から読み出されたリードアウト
情報はキャラクタROM9にMSB側データとして供給
され、アンドゲート6□からのクロックCC,L K)
はキャラクタドツトカウンタ6で計数され、1文字の各
ドツトアドレスが発生せられ、この計数出力はキャラク
タROM9にLSB側データとして供給されて、キャラ
クタROM9からリードアウト情報に対応するデータが
読み出される。
キャラクタドツトカウンタ6はクロック(D。
TCLK)によって1アドレスづつ増加させら札キャラ
クタドツトカウンタ6の計数出力がキャラクタROM9
のLSB側に与えられ、キャラクタROM9からはキャ
ラクタドツトデータとして各文字を形成するドツトのデ
ータが次々と出力される。キャラクタROM9から読み
出されたデータのLSB側数ビットとXキャラクタポジ
ションカウンタ8の計数出力とはD/A変換器10に供
給されてアナログ信号に変換されて、X軸方向駆動増幅
器12で増幅され、CRTのX軸偏向板に印加される。
キャラクタR,OM 9から読み出されたデータのMS
B側数ビットとYラインカウンタ22の計数出力とはD
/A変換器11に供給されてアナログ信号に変換されて
、Y軸方向駆動増幅器15で増幅され、CRTのY軸偏
向板に印加される。この印加によってCRT管面上にリ
ードアウト情報に対応した文字の表示がなされる。この
表示の位置はXキャラクタポジションカウンタ8の計数
値によるX軸位置であり、Yラインカウンタ22の計数
値によるY軸位置である。
各ドツトの終了はキャラクタROM9から読みだされた
データのMSBが零のときに発生し、MSBが零のとき
キャラクタドツトカウンタ6がリセットされ、さらにキ
ャラクタデータカウンタ7が+1されて、デュアルポー
トRAM4の2字目のデータがアクセスされる。以下同
様にして3〜N桁までの表示が行なわれ、N+1にてY
ラインカウンタ22が+1され、次の行の表示が同様に
行なわれる。前ラインの表示が行なわれるとYラインカ
ウンタ22はリセットされ、次のリードアウト画面の表
示が行なわれる。
ここで、リードアウト表示について具体的に説明する。
デュアルポートRAM4に格納されていリードアウト情
報はキャラクタROM 9のアドレスデータである。い
ま仮に第4図に示すCRT管面上のリードアウト表示の
上部X、の位置の最初に数字II 2 nを表示する場
合を例に説明する。数字II 2〃に対するデータは第
5図(a)に示すごとくキャラクタROM9のアドレス
200番地から20F番地に格納されているものとすれ
ば、デュアルポートRAM4にアドレス200番地を示
すMSB側データ20が格納されている。また、第5図
(a)に対してその表示は第5図(b)に示す如くであ
る。
アンドゲート6、から出力されるクロック(CLK)を
計数したキャラクタドツトカウンタ6の計数値によって
各文字の各ドツトアドレスが発生させられ、クロック(
CLK)の計数毎にその計数値によってキャラクタRO
M9のLSB側アドレスが指定され、デュアルポートR
AM4からの出力によってキャラクタROM9のMSB
側アドレスが指定されて、キャラクタROM9はデュア
ルポートRAM4から出力されている番地データとキャ
ラクタドツトカウンタの計数値で指定される番地データ
との合成で、キャラクタROM9はアドレス200番地
から20F番地まで指定されることになり、キャラクタ
ROM9からデータ80、C6、C5、C4,・・・、
EE%F5、F4.73が読み出される。
キャラクタROM9から読み出されたデータのLSB側
数ビット、上記の例では3ビツトはX側データのLSB
側データとして、クロック(CADCLK)を計数した
Xキャラクタポジションカウンタ8の計数値はX側デー
タのMSB側データとしてD/A変換器10に供給され
て、アナログ信号に変換される。また、キャラクタRO
M9から読み出されたデータのMSB側数ビット、上記
の例では4ビツトはY画データのLSB側データとして
、クロック(CLK)を計数したYラインカウンタ22
の計数値はY画データのMSB側データとしてD/A変
換器11に供給されて、アナログ信号に変換される。し
たがってD/A変換器10からの出力によって前記x8
位置に〃2/lが表示され、X8位置における7/ 2
 nの表示が終了したときはXボジッションカウンタ8
の計数値が+1されて、x2位置に同様に次の表示がな
される。X2・・・x3□の表示が終了したときはYラ
インカウンタの計数値が+1されてX4、位置に同様に
表示がなされる。以下同様に表示がなされる。
上記した実施例においてはデュアルポートR,AM4に
CRT管面上に表示されるキャラクトROM9のスター
トアドレスを与えた場合を示したがスタートアドレスの
代わりにCRT表示を行なうCRT表示データそのもの
をデュアルポートRAM4に与えればグラヒック表示と
することもできる。したがって、デュアルポートRAM
4の一次側のデータ設定のみで2次側からこれと被同期
で文字およびグラヒック表示が可能となる。
(発明の効果) 以上説明したように本発明によれば、リードアウト機能
を備えたデジタルストレージオシロスコープにおいて、
リードアウト情報の書き込みと非同期で書き込まれてい
るリードアウト情報を読み出せるデュアルポートRAM
を備え、リードアウト情報をデュアルポートRAMに書
き込み、デュアルポルトRAMから読み出したリードア
ウト情報に伴う表示をCRT管面上行なうようにしたた
め、リードアウト情報の書き込みと非同期で書き込まれ
ているリードアウト情報が読み出されて、読み出された
リードアウト情報に伴う表示がCRT管面上になされる
ことになり、高速で、かつ自由度の高い表示をCPUの
負担少なく実現することができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のモ1ff成を示すブロック
図。 第2図は本発明の一実施例の作用の説明に供するフロー
チャート。 第3図は本発明の一実施例の作用の説明に供するタイミ
ング図。 第4図は本発明の一実施例によるリードアウト表示位置
の説明図。 第5図は本発明の一実施例キャラクタROMの記憶内容
および記憶内容に対応する表示の一例を示す説明図。 第6図(a)および(b)は従来例のブロック図。 第7図(a)および(b)は従来例の作用を示す説明図
。 1・・・データバス、2・・・アドレスバス、3・・・
リードアウトコントロールバス、4・・・デュアルポー
トRAM、5・・・リードアウトパルス発生器、6・・
・キャラクタドツトカウンタ、7・・・キャラクタカウ
ンタ、8・・・Xリャラクタボジションカウンタ、9・
・・キャラクタROM、10および11・・・D/A変
換器、12および15・・・X軸方向増幅器およびY軸
方向増幅器、22・・・Yラインカウンタ。

Claims (1)

    【特許請求の範囲】
  1. リードアウト機能を備えたデジタルストレージオシロス
    コープにおいて、リードアウト情報の書き込みと非同期
    で書き込まれているリードアウト情報を読み出せるデュ
    アルポートRAMを備え、リードアウト情報をデュアル
    ポートRAMに書き込み、デュアルポートRAMから読
    み出したリードアウト情報に伴う表示をCRT管面上行
    なうことを特徴とするデジタルストレージオシロスコー
    プ。
JP30101490A 1990-11-08 1990-11-08 デジタルストレージオシロスコープ Pending JPH04175662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30101490A JPH04175662A (ja) 1990-11-08 1990-11-08 デジタルストレージオシロスコープ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30101490A JPH04175662A (ja) 1990-11-08 1990-11-08 デジタルストレージオシロスコープ

Publications (1)

Publication Number Publication Date
JPH04175662A true JPH04175662A (ja) 1992-06-23

Family

ID=17891803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30101490A Pending JPH04175662A (ja) 1990-11-08 1990-11-08 デジタルストレージオシロスコープ

Country Status (1)

Country Link
JP (1) JPH04175662A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272321A (ja) * 1986-05-20 1987-11-26 Nec Corp 表示方式
JPS6380292A (ja) * 1986-09-24 1988-04-11 株式会社日立製作所 表示制御装置
JPS63108267A (ja) * 1986-10-09 1988-05-13 テクトロニックス・インコーポレイテッド 波形表示装置
JPS6433683A (en) * 1987-03-31 1989-02-03 Toshiba Corp Information processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272321A (ja) * 1986-05-20 1987-11-26 Nec Corp 表示方式
JPS6380292A (ja) * 1986-09-24 1988-04-11 株式会社日立製作所 表示制御装置
JPS63108267A (ja) * 1986-10-09 1988-05-13 テクトロニックス・インコーポレイテッド 波形表示装置
JPS6433683A (en) * 1987-03-31 1989-02-03 Toshiba Corp Information processor

Similar Documents

Publication Publication Date Title
JPS642955B2 (ja)
JPH04175662A (ja) デジタルストレージオシロスコープ
JPS6016634B2 (ja) デイスプレイ装置における図形発生方式
JPS5845715B2 (ja) グラフイツクヒヨウジソウチ
JPH042958B2 (ja)
JPH06133241A (ja) 画面表示装置
JP2920919B2 (ja) インターフェイス装置
JPS6055389A (ja) 文字図形表示装置
JPS6194090A (ja) グラフイツクデイスプレイ装置
JP3191468B2 (ja) ビデオ表示用メモリ集積回路
JPS61134793A (ja) 画像処理装置
JPH035755B2 (ja)
JPH0734225B2 (ja) 画像処理装置
SU1714584A1 (ru) Устройство дл отображени графической информации
JPS63318592A (ja) 表示装置
JPS6167088A (ja) 文字発生回路
JPS6146978A (ja) Crt表示装置
JPS6350893A (ja) 表示制御回路
JPH06103433B2 (ja) 画像表示装置
JPS62127974A (ja) 画像メモリ制御装置
JPS6159391A (ja) 静止画移動回路
JPH01266591A (ja) 画像表示装置
JPS6191690A (ja) 画像表示装置
JPH0322637B2 (ja)
JPS6377088A (ja) マイクロコンピユ−タ