JPS62273692A - メモリアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔概要〕 ニブル機能を具備するメモリ装置において、アクセス側
装置から入力されたアドレスおよびアドレス数からデー
タの連続読出しの可否を検査し、該検査結果をアクセス
側装置に返送することにより、メモリ装置の利用上の制
約を除去するものである。

〔産業上の利用分野〕

本発明はデータの連続読出し機能を具備するメモリ装置
におけるメモリアクセス方式の改良に関する。

情報処理システムにおける処理能力向上の一手段として
、アクセス側装置から入力されたアドレスより連続する
領域に格納されている所定数のデ−タを連続して読出す
機能（以後ニブル機能と称する）をメモリ装置に具備す
る試みがなされている。

かかる場合に、メモリ装置は入力されたアドレスの下位
所定ビットのみを歩進させて連続読出しを行う為、入力
されたアドレス値によっては、指定された語数が総て連
続して読出し可能となるとは限らない。

かかるメモリ装置の記憶領域に制約を設けること無く利
用可能とすることが要望される。

〔従来の技術〕

第３図は従来あるメモリ装置の一例を示す図である。

メモリ装置が４語のニブル機能を具備するものとすると
、メモリ装置はアクセス装置１から入力されるアドレス
ａの、下位２ビツトに１宛加算してアドレスａに続く各
領域に格納されているデータを連続して読出し可能とす
る。

然し、例えば入力されたアドレスａの下位２ビツトが「
０１」とすると、１を加算すると「１０」、２を加算す
ると「１１」となり、更に３を加算すると「ＯＯ」とな
って入力されたアドレスａより１番地前のアドレスａが
指定されることとなり、４語の先取読出しが不可能とな
る。

従って、アクセス装置１が、それぞれ４語、３語或いは
２語連続読出しを指定した場合にも、アドレスａの下位
２ビツトが、それぞれｒｏｌＪ、、、「１０」および「
１１」以上の場合には、指定語数の連続読出しは不可能
である。

その結果アクセス装置ｌは、所要語数の連続読出しが可
能な如きニブルメモリ２のアドレスａに予め格納するか
、或いは格納アドレスａに対応して連続続出し語数を予
め考慮する。

かかる状態で、アクセス装置１が連続読出し可能と判断
した場合には、ニブルメモリ２にアドレスａを入力する
と共に、ニブルタイミング制御回路３に起動信号ｅ１お
よびアドレス数ｎ１を入力する。

ニブルタイミング制御回路３は、アドレス数ｎ１の読出
しに必要なタイミング信号を発生し、ゲート５を介して
ニブルメモリ２に入力する。

その結果ニブルメモリ２からは、アドレスａ乃至（ａ＋
ｎ１−１）に格納されているデータｄが順次読出され、
アクセス装置１に返送される。

一方連続読出しを行わぬ場合には、アクセス装置ｌはニ
ブルメモリ２にアドレスａを入力すると共に、タイミン
グ制御回路４に起動信号ｅ２を入力する。

タイミング制御回路４は、１語読出しに必要なタイミン
グ信号をゲート５を介してニブルメモリ２に入力する。

その結果ニブルメモリ２からは、アドレスａに格納され
ているデータｄが読出され、アクセス装置１に返送され
る。

〔発明が解決しようとする問題点〕

以上の説明から明らかな如く、従来あるメモリ装置にお
いては、ニブルメモリ２が具備するニブル機能を利用す
る場合には、アドレスａおよびアドレス数ｎ１を考慮す
る必要があり、当該メモリ装置の有効利用が図れぬ問題
点があった。

〔問題点を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図において、１００はアクセス側装置、２００はメ
モリである。

３００は本発明により設けられ、アクセス側装置１００
から入力されたアドレスａおよびアドレス数に基づき、
該アドレス数分の連続読出しの可否を検査し、該検査結
果を前記アクセス側装置ｌＯＯに返送すると共に、可能
語数の連続続出しを実行するニブル制御手段である。

〔作用〕

即ち本発明によれば、ニブル制御手段がアクセス側装置
から入力されたアドレスａおよびアドレス数に基づき、
該アドレス散逸のデータ連続読出しの可否を検査し、判
定結果をアクセス側装置１００に返送する為、メモリの
使用に制限を与えること無く、迅速にメモリアクセスが
可能となる。

なおニブル制御手段３００は、検査の結果、先取読出し
可能語数をアクセス側装置１００に返送することも考慮
される。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例によるメモリアクセス方式を
示す図である。なお、企図を通じて同一符号は同一対象
物を示す。

第２図においては、ニブル判定回路６がニブル制御手段
３００として設けられている。

ニブル判定回路６には、アクセス装置１からニブルメモ
リ２に入力されるアドレスａの下位２ビツトが入力され
る。

第２図において、２語連続読出しを希望するアクセス装
置１が、ニブルメモリ２にアドレスａを入力すると共に
、アドレス数ｎ１をニブル判定回路６に入力する。

ニブル判定回路６は、入力されたアドレス数ｎ１が２語
の場合には、アドレスａの下位２ビツトが「１１」であ
るか否かを検査する。

アドレスａの下位２ビツトが「１１」では無い場合には
、２語連続読出しが可能と判定し、起動信号ｅ１と可能
語数ｎ２（＝２）とをニブルタイミング制御回路３に入
力する。

ニブルタイミング制御回路３は、ニブル判定回路６から
起動信号ｅ１および可能語数ｎ２（＝２）とが入力され
ると、２語連続読出しに必要なタイミング信号を発生し
、ゲート５を介してニブルメモリ２に入力する。

その結果ニブルメモリ２からは、アドレスａおよび（ａ
＋１）に格納されているデータｄが順次読出され、アク
セス装置１に返送される。

一方アドレスａの下位２ビツトが「１１」である場合に
は、ニブル判定回路６は２語連続読出しが不可能と判定
し、不可信号ｆをアクセス装置１に返送すると共に、タ
イミング制御回路４に起動信号ｅ２を入力する。

タイミング制御回路４は、ニブル判定回路６から起動信
号ｅ２が入力されると、１語読出しに必要なタイミング
信号をゲート５を介してニブルメモリ２に入力する。

その結果ニブルメモリ２からは、アドレスａに格納され
ているデータｄが読出され、アクセス装置１に返送され
る。

不可信号ｆを受信したアクセス装置１は、アドレスａに
格納されているデータｄを受信した後、アドレス（ａ＋
１）をニブル判定回路６に伝達し、格納されるデータｄ
を読出す。

以上の説明から明らかな如（、本実施例によれば、ニブ
ル判定回路６がアクセス装置１からの要求の実行可否を
検査し、検査結果を不可信号「により返送する為、アク
セス装置１はアドレスａとアドレス数ｎ１とを考慮する
こと無く、ニブルメモリ２を利用可能となる。

なお、第２図はあく迄本発明の一実施例に過ぎず、例え
ばニブル判定回路６はアクセス装置１に対し不可信号ｒ
のみを返送するものに限定されることは無く、不可信号
ｆおよび可能語数ｎ２を返送することも考慮されるが、
かかる場合にも本発明の効果は変わらない。

〔発明の効果〕

以上、本発明によれば、前記メモリ装置において、ニブ
ル制御手段がアクセス側装置から入力されたアドレスお
よびアドレス数に基づき、データ連続読出しが可能か否
かを検査し、判定結果をアクセス側装置に返送する為、
メモリの利用上の契約を除去し、迅速にメモリアクセス
が可能となる。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるメモリ装置を示す図、第３図は従来あるメモ
リ装置の一例を示す図である。 図において、１はアクセス装置、２はニブルメモリ、３
はニブルタイミング制御回路、４はタイミング制御回路
、５はゲート、６はニブル判定回路、１００はアクセス
側装置、２００はメモリ、３００はニブル制御手段、ａ
はアドレス、ｄはデ−タ、ｅｌおよびｅ２は起動信号、
ｒは不可信号（検査結果）、ｎｌはアドレス数、ｎ２は
可能語本号６日月／）原玉里図 第　１　図 岑イト日月によるメ亡り“１党、１ 第　　Ｚｌｆｆｉ 第　３　　図

Claims (2)

【特許請求の範囲】
1. （１）アクセス側装置（１００）から入力された先頭ア
   ドレス（ａ）より連続する領域に格納されている所定数
   以内のデータ（ｄ）を連続して読出す機能を具備するメ
   モリ装置において、 前記アクセス側装置（１００）から入力されたアドレス
   （ａ）およびアドレス数（ｎ１）に基づき、該アドレス
   数（ｎ１）分のデータ連続読出しの可否を検査し、該検
   査結果（ｆ）を前記アクセス側装置（１００）に返送す
   ると共に、可能語数（ｎ２）のデータ連続読出しを実行
   するニブル制御ｎ手段（３００）を設けることを特徴と
   するメモリアクセス方式。
2. （２）前記ニブル制御手段（３００）は、前記検査の結
   果、データ連続読出し可能語数（ｎ２）を前記アクセス
   側装置（１００）に返送すると共に、可能語数（ｎ２）
   のデータ連続読出しを実行することを特徴とする特許請
   求の範囲第１項記載のメモリアクセス方式。