JPS6315366A - 回路変換システム - Google Patents
回路変換システムInfo
- Publication number
- JPS6315366A JPS6315366A JP61157821A JP15782186A JPS6315366A JP S6315366 A JPS6315366 A JP S6315366A JP 61157821 A JP61157821 A JP 61157821A JP 15782186 A JP15782186 A JP 15782186A JP S6315366 A JPS6315366 A JP S6315366A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit system
- target
- circuit diagram
- original
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、原回路系の回路図を目標回路系の回路に変換
する回路変換システムに係シ、特に、目標回路系の回路
の動作確認のため、その回路図をも必要とされる回路変
換システムに関する。
する回路変換システムに係シ、特に、目標回路系の回路
の動作確認のため、その回路図をも必要とされる回路変
換システムに関する。
従来、回路変換システムについては、論理回路を対象に
1985年に情報処理学会第30口金国大会予稿集に掲
載された柿本らによる「知識ベースを用いた流用設計支
援システム−概要−」と題する論文で論じられている。
1985年に情報処理学会第30口金国大会予稿集に掲
載された柿本らによる「知識ベースを用いた流用設計支
援システム−概要−」と題する論文で論じられている。
該従来技術の概念図を第5図に示す。回路図は素子間の
接続関係を表わす回路データと図面上の配置関係を表わ
す図面データに分けて表わすことができる。51は、原
回路系の論理回路図のこれらのデータを格納する原回路
系ファイルである。52は1回路変換・回路図生成部で
ある。回路変換機能と回路図生成機能とを有する。ファ
イル51中のデータを入力し。
接続関係を表わす回路データと図面上の配置関係を表わ
す図面データに分けて表わすことができる。51は、原
回路系の論理回路図のこれらのデータを格納する原回路
系ファイルである。52は1回路変換・回路図生成部で
ある。回路変換機能と回路図生成機能とを有する。ファ
イル51中のデータを入力し。
回路変換機能によって目標回路系の回路データに変換す
ると同時に1回路図生成機能によって目標回路系の図面
データを求める。結果を目標回路系ファイル53に出力
する。回路変換・回路図生成部52から出力された回路
データは入力回路データと論理が等価であるが、電気的
に望ましい出力信号が必ず得られるとは限らない。この
ため、実験による動作確認が行われる。実験は、計算機
シミュレーションで代行できるが、シミュレーション条
件の設定1回路動作の確認、異常動作の原因究明等を行
うてあたり、基礎資料として目標回路系論理回路図55
が要求される。これは1回路図清書部54により図面出
力されるが、その理解の都合1原回路系論理回路図との
対工6が一目でつけられることが望まれる。このため1
回路変換・回路図生成部では、目標回路系の論理回路図
の図面データが原回路系のそれt下敷きにして作図する
手法が必要である。
ると同時に1回路図生成機能によって目標回路系の図面
データを求める。結果を目標回路系ファイル53に出力
する。回路変換・回路図生成部52から出力された回路
データは入力回路データと論理が等価であるが、電気的
に望ましい出力信号が必ず得られるとは限らない。この
ため、実験による動作確認が行われる。実験は、計算機
シミュレーションで代行できるが、シミュレーション条
件の設定1回路動作の確認、異常動作の原因究明等を行
うてあたり、基礎資料として目標回路系論理回路図55
が要求される。これは1回路図清書部54により図面出
力されるが、その理解の都合1原回路系論理回路図との
対工6が一目でつけられることが望まれる。このため1
回路変換・回路図生成部では、目標回路系の論理回路図
の図面データが原回路系のそれt下敷きにして作図する
手法が必要である。
しかしながら、上記従来技術では、回路図の作図の際に
、既存の配置・配線に追加や移動が生じる高度を回路変
換の場合に、実現が困難だなるという問題があった。こ
れは1回路図の作図が組合わせ論的な問題となるため、
問題の解決に膨大な計算量を要し、計算時間が長大にな
ってしまうからである。
、既存の配置・配線に追加や移動が生じる高度を回路変
換の場合に、実現が困難だなるという問題があった。こ
れは1回路図の作図が組合わせ論的な問題となるため、
問題の解決に膨大な計算量を要し、計算時間が長大にな
ってしまうからである。
したがって1本発明の目的は、上記した従来技術の欠点
をなくシ、より高度な回路変換機能をもつ回路変換シス
テムを提供することである。
をなくシ、より高度な回路変換機能をもつ回路変換シス
テムを提供することである。
上記の目的を達成するため1本発明では、従来技術とは
異なシ、できるだけ原回路系回路図を活用し目標回路系
回路図の作図を必要範囲に限る。
異なシ、できるだけ原回路系回路図を活用し目標回路系
回路図の作図を必要範囲に限る。
このため、まず、従来技術における回路図生成機能を廃
止する。次に、この代替機能として、原回路系論理回路
図を表示装置に表示し、表示された回路図上で入間の必
要によって指示さルた素子もしくは素子の連なシについ
てのみ目標回路系の論理回路図を作図し表示する。この
表示機能を対応素子表示機能という。この目標回路系の
対応する素子もしくは素子の連なりを容易に検索するた
め。
止する。次に、この代替機能として、原回路系論理回路
図を表示装置に表示し、表示された回路図上で入間の必
要によって指示さルた素子もしくは素子の連なシについ
てのみ目標回路系の論理回路図を作図し表示する。この
表示機能を対応素子表示機能という。この目標回路系の
対応する素子もしくは素子の連なりを容易に検索するた
め。
回路変換の際に原回路系の論理回路の各素子もしくは素
子の連なりについて目標回路系のそれらとの間の対応関
係を求めて対応表を作成しておく。
子の連なりについて目標回路系のそれらとの間の対応関
係を求めて対応表を作成しておく。
さらに、目標回路系論理回路の動作シミュレーションの
条件を表示装置に表示された原回路系論理回路図上で指
示できるだけでなく、目標回路系の論理回路図でも指示
を許すことにより、目標回路系論理回路図の任意の箇所
で指示できるようにする。
条件を表示装置に表示された原回路系論理回路図上で指
示できるだけでなく、目標回路系の論理回路図でも指示
を許すことにより、目標回路系論理回路図の任意の箇所
で指示できるようにする。
自動回路変換では1回路変換を行うのは計算機であるか
ら、人間は、計算機が出力した目標回路系の論理回路を
動作確認するにあたり1回路理解のため、原回路系論理
回路との対応づけが欠かせない。本発明では、原回路系
論理回路上で動作確認のためのシミュレーション条件の
設定や動作不良箇所の発見ができること、動作不良原因
の究明については、原回路系論理回路上で指示した素子
又は素子の連なりに限って目標回路系論理回路図を作図
・表示することから、対応づけは自然に行われる。さら
に1表示された目標回路系論理回路図上でもシミュレー
ション条件を設定できるので。
ら、人間は、計算機が出力した目標回路系の論理回路を
動作確認するにあたり1回路理解のため、原回路系論理
回路との対応づけが欠かせない。本発明では、原回路系
論理回路上で動作確認のためのシミュレーション条件の
設定や動作不良箇所の発見ができること、動作不良原因
の究明については、原回路系論理回路上で指示した素子
又は素子の連なりに限って目標回路系論理回路図を作図
・表示することから、対応づけは自然に行われる。さら
に1表示された目標回路系論理回路図上でもシミュレー
ション条件を設定できるので。
原理的には、目標回路系論理回路の任意の箇所で。
不良対策の効果をシミュレーションにより確認できる。
以下、本発明の一実施例を第1図てより説明する。
1は原回路系ファイルである。本実施例外部から与えら
れた原回路系論理回路図の回路データと図面データとを
格納する。2は回路変換部である。
れた原回路系論理回路図の回路データと図面データとを
格納する。2は回路変換部である。
ファイル1の回路データと入力し、目標回路系論理回路
【変換し、その回路データ金目漂回路系回路ファイル3
に格納する。4は、:A子対応表ファイルである。目標
回路系論理回路と原回路系論理回路との間で、同−論理
機能をもつ素子もしくは素子の最小の連をシの対応関係
を表わした素子対応表を格納する。5は、原回路系表示
部である。
【変換し、その回路データ金目漂回路系回路ファイル3
に格納する。4は、:A子対応表ファイルである。目標
回路系論理回路と原回路系論理回路との間で、同−論理
機能をもつ素子もしくは素子の最小の連をシの対応関係
を表わした素子対応表を格納する。5は、原回路系表示
部である。
原回路系ファイルのデータの任意の部分2切り出し、C
RT表示装置6に原回路系論理回路図と図示する。デー
タの切シ出し部分はC几T表示装置付属のマウス入力装
置7を介して人手により指示される。8は、目標回路系
回路図生成表示部である。表示装置6に表示された原回
路系論理回路図上で、入力装置7によシ指示された素子
もしくは素子の連なりに関する目標回路系の論理回路図
を作図し表示部d6に図示する。表示する素子は入力装
置7を介して人手によシ指示される。指示された素子も
しくは素子の連なシについて、素子対応表ファイル中の
素子対応表を用いて、目標回路系の素子もしくは素子の
連なシを求める。各素子については素子の端子が回路上
で位置する節点が決まっているので1回路は既知となる
。数素子程度の回路であること、原回路系論理回路図と
の対応をとらなくてよいことから回路図の作図も容易で
ある。9は、シミュレーション条件設定部である。表示
装置6に表示された原回路系ならびに目標回路系の論理
回路図上で、入力装置7により指示された素子の初期条
件、入力信号線の入力信号。
RT表示装置6に原回路系論理回路図と図示する。デー
タの切シ出し部分はC几T表示装置付属のマウス入力装
置7を介して人手により指示される。8は、目標回路系
回路図生成表示部である。表示装置6に表示された原回
路系論理回路図上で、入力装置7によシ指示された素子
もしくは素子の連なりに関する目標回路系の論理回路図
を作図し表示部d6に図示する。表示する素子は入力装
置7を介して人手によシ指示される。指示された素子も
しくは素子の連なシについて、素子対応表ファイル中の
素子対応表を用いて、目標回路系の素子もしくは素子の
連なシを求める。各素子については素子の端子が回路上
で位置する節点が決まっているので1回路は既知となる
。数素子程度の回路であること、原回路系論理回路図と
の対応をとらなくてよいことから回路図の作図も容易で
ある。9は、シミュレーション条件設定部である。表示
装置6に表示された原回路系ならびに目標回路系の論理
回路図上で、入力装置7により指示された素子の初期条
件、入力信号線の入力信号。
出力信号を図示する出力信号線等のシミュレーション条
件を取込み、シミュレーション条件ファイル10に出力
する。11は回路シミュレータである。目標回路系回路
ファイル3における論理回路の動作を模擬し、結果を、
別のCRT表示装置12に図示する。工3は、制御装置
であシ1回路変換システムにおける各処理部2. 5.
8. 9゜11.13の運転順序を管理する。また、
システムと人間との、入出力装置6,7を介した情報交
換におけるデータと制御の流れを管理する。制御装置1
3の処理流れ図を第2図に示す。制御装置13は、シス
テムの起動後、割込待ち27の状態に入る。割込みが発
生すると割込要因解析21全行う。ここで、割込みが、
既に起動した処理部の処理完了による割込みの場合、完
了処理22を行い、再び割込待ちの状態に戻る。割込み
がシステム終了割込みの場合システム終了処理26を行
いシステムの動作全終了させる。割込みがキーイン割込
みの場合、起動すべき処理部を入出力装置6゜7の表示
清報とカーソルの位置座標とから求め、該当処理部を起
動する21゜その直後、再び割込待ちの状態に戻る。な
お、起動すべき処理部が求まらないなどのキーインエラ
一時には、エラー表示を行い再び割込待ちの状態く戻る
。
件を取込み、シミュレーション条件ファイル10に出力
する。11は回路シミュレータである。目標回路系回路
ファイル3における論理回路の動作を模擬し、結果を、
別のCRT表示装置12に図示する。工3は、制御装置
であシ1回路変換システムにおける各処理部2. 5.
8. 9゜11.13の運転順序を管理する。また、
システムと人間との、入出力装置6,7を介した情報交
換におけるデータと制御の流れを管理する。制御装置1
3の処理流れ図を第2図に示す。制御装置13は、シス
テムの起動後、割込待ち27の状態に入る。割込みが発
生すると割込要因解析21全行う。ここで、割込みが、
既に起動した処理部の処理完了による割込みの場合、完
了処理22を行い、再び割込待ちの状態に戻る。割込み
がシステム終了割込みの場合システム終了処理26を行
いシステムの動作全終了させる。割込みがキーイン割込
みの場合、起動すべき処理部を入出力装置6゜7の表示
清報とカーソルの位置座標とから求め、該当処理部を起
動する21゜その直後、再び割込待ちの状態に戻る。な
お、起動すべき処理部が求まらないなどのキーインエラ
一時には、エラー表示を行い再び割込待ちの状態く戻る
。
第3図は素子対応表ファイル7における素子対応表のデ
ータ構造を示す。原回路系部31.目標回路系部32に
分かれ、^ずれも1素子に1語のメモリが与えられ、素
子の番号はその素子のメモリの番地を与える。そして、
各素子のメモリにはその素子が属するグループの職別番
号が格納される。ここで、グループとは、原回路系論理
回路と目標回路系論理回路との間で論理が1対lの対応
関係にある素子もしくは素子の集iりである。たとえば
、原回路系論理回路が素子■、■、■、■。
ータ構造を示す。原回路系部31.目標回路系部32に
分かれ、^ずれも1素子に1語のメモリが与えられ、素
子の番号はその素子のメモリの番地を与える。そして、
各素子のメモリにはその素子が属するグループの職別番
号が格納される。ここで、グループとは、原回路系論理
回路と目標回路系論理回路との間で論理が1対lの対応
関係にある素子もしくは素子の集iりである。たとえば
、原回路系論理回路が素子■、■、■、■。
■からなり、目標回路系倫理回路が素子■′、■′。
■′、■′、■′、■′からなる場合、論理が互いに同
じという意味で、素子■と素子の集まシ(■′、■′)
とが対応し、(■、■)が(■′。
じという意味で、素子■と素子の集まシ(■′、■′)
とが対応し、(■、■)が(■′。
Q′、■′ )と対応し、(■、■)が■′と対応する
とすれば、メモリの値は第3図に示すようになる。素子
対応表は回路変換の際に2回路変換部で作成される。こ
のとき、最初、原回路系の論理回路の素子は互いに異な
るグループに属するとみなされ、原回路系部31のメモ
リに互いに異なる値が初期設定される。そして、次に従
い、値が更新される。
とすれば、メモリの値は第3図に示すようになる。素子
対応表は回路変換の際に2回路変換部で作成される。こ
のとき、最初、原回路系の論理回路の素子は互いに異な
るグループに属するとみなされ、原回路系部31のメモ
リに互いに異なる値が初期設定される。そして、次に従
い、値が更新される。
α) 一つのグループの素子からなる回路が他の回路で
置き換わる場合、これらの回路に含まれる素子はそのグ
ループに属するとみなす。
置き換わる場合、これらの回路に含まれる素子はそのグ
ループに属するとみなす。
(2) 複数グループの素子からなる回路が他の回路
と置き換わる場合、それらのグループを1つに統合する
つそれらの回路の素子もこのグループに属するとみなす
。
と置き換わる場合、それらのグループを1つに統合する
つそれらの回路の素子もこのグループに属するとみなす
。
原回路系の素子が与えられるその素子のグループと同じ
グループに属する目標回路系のすべての素子が素子対応
表をリニアサーチすることにより求まる。したがって、
目標回路系回路図生成表示部8では、原回路系論理回路
上で指示された素子もしくは素子の連なシに対し、これ
が属する目標回路系の素子を求め、素子の端子が回路上
で位置する節点の番号を手掛、?に回路を購成すること
ができる。
グループに属する目標回路系のすべての素子が素子対応
表をリニアサーチすることにより求まる。したがって、
目標回路系回路図生成表示部8では、原回路系論理回路
上で指示された素子もしくは素子の連なシに対し、これ
が属する目標回路系の素子を求め、素子の端子が回路上
で位置する節点の番号を手掛、?に回路を購成すること
ができる。
第4図は、CRT表示装置6の画面分割図である。41
は、CRTの画面全体をさす。42は原回路系表示部で
あり、原回路系論理回路図をここに表示する。43は目
標回路系表示部である。
は、CRTの画面全体をさす。42は原回路系表示部で
あり、原回路系論理回路図をここに表示する。43は目
標回路系表示部である。
原回路系論理回路図上で指示された素子もしくは素子の
連なりに対してその目標回路系論理回路図を作図し、こ
こに表示する。44は操作部である。ここにはシステム
側からの入力案内情報やエラーメツセージならびにファ
ンクションキーを表示する。
連なりに対してその目標回路系論理回路図を作図し、こ
こに表示する。44は操作部である。ここにはシステム
側からの入力案内情報やエラーメツセージならびにファ
ンクションキーを表示する。
なお、本実施例が論理回路以外の一般の回路に対しても
適用できることは自明である。
適用できることは自明である。
本発明によれば、原回路系論理回路上で人間によって指
示された部分の目標回路系論理回路図を作図すればよい
から、作図量は必要最少限に抑えられる。また、両回路
系の図面上の対応はすでにとれているといえるので、作
図において改めて対応をとる必要がない。この結果、作
図法は、従来技術の2回路系入力のものから1回路系入
力のものに単純化され、ごく簡単なものでよくなる。
示された部分の目標回路系論理回路図を作図すればよい
から、作図量は必要最少限に抑えられる。また、両回路
系の図面上の対応はすでにとれているといえるので、作
図において改めて対応をとる必要がない。この結果、作
図法は、従来技術の2回路系入力のものから1回路系入
力のものに単純化され、ごく簡単なものでよくなる。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は第1
図における制御装置の処理流れ図、第3図は第1図にお
ける素子対応表ファイルに格納される素子対応表のデー
タ構造図、第4図は第1図におけるCRT表示装置の画
面分割図、第5図は従来技術のブロック図である。 1・・・原回路系ファイル、2・・・回路変換部、3・
・・目標回路系回路ファイル、4・・・素子対応表ファ
イル、5・・・原回路系衣示部、6・・・CRT表示装
置、7・・・マウス入力装置、8・・・目標回路系回路
図生成表示部、9・・・シミュレーション条件設定部、
10・・・シミュレーション条件ファイル% 11・・
・回路シミュレータ、12・・・CRT表示装置、13
・・・制御装置。 代理人 弁理士 小川勝馬 ゛ 猶 1 図 6 CR歯条装 12 CRTIz*’i;
IL13制側啜置 Z Z 図 2θ ′fJ、 3 図 百 4 図 ′fJ5図 55目g回路光 論硯回路図
図における制御装置の処理流れ図、第3図は第1図にお
ける素子対応表ファイルに格納される素子対応表のデー
タ構造図、第4図は第1図におけるCRT表示装置の画
面分割図、第5図は従来技術のブロック図である。 1・・・原回路系ファイル、2・・・回路変換部、3・
・・目標回路系回路ファイル、4・・・素子対応表ファ
イル、5・・・原回路系衣示部、6・・・CRT表示装
置、7・・・マウス入力装置、8・・・目標回路系回路
図生成表示部、9・・・シミュレーション条件設定部、
10・・・シミュレーション条件ファイル% 11・・
・回路シミュレータ、12・・・CRT表示装置、13
・・・制御装置。 代理人 弁理士 小川勝馬 ゛ 猶 1 図 6 CR歯条装 12 CRTIz*’i;
IL13制側啜置 Z Z 図 2θ ′fJ、 3 図 百 4 図 ′fJ5図 55目g回路光 論硯回路図
Claims (1)
- 【特許請求の範囲】 1、原回路系の回路図を入力し、これを目標回路系の回
路に変換する回路変換機能と目標回路系の回路図を生成
する回路図生成機能とを有する回路変換システムにおい
て、回路図生成機能の代りに、一方の回路系の回路で指
定された素子もしくは素子の集まりについてこれに対応
する他方の回路系回路の素子もしくは素子の集まりの回
路図を生成し表示する対応素子表示機能を設けたことを
特徴とする回路変換システム。 2、上記目標回路系回路の動作確認のための計算機シミ
ュレーションを容易にするため、シミュレーション条件
を原回路系もしくは両系の回路上で設定できる原回路系
条件設定機能を付加したことを特徴とする第1項の回路
変換システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157821A JPS6315366A (ja) | 1986-07-07 | 1986-07-07 | 回路変換システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157821A JPS6315366A (ja) | 1986-07-07 | 1986-07-07 | 回路変換システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6315366A true JPS6315366A (ja) | 1988-01-22 |
Family
ID=15658041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61157821A Pending JPS6315366A (ja) | 1986-07-07 | 1986-07-07 | 回路変換システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6315366A (ja) |
-
1986
- 1986-07-07 JP JP61157821A patent/JPS6315366A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557774A (en) | Method for making test environmental programs | |
| JPS6315366A (ja) | 回路変換システム | |
| JPS5814257A (ja) | 論理シミユレ−シヨン用デ−タ処理装置 | |
| JPS59117660A (ja) | シミユレ−シヨン状態復元処理方式 | |
| JP2579996B2 (ja) | 炉心状態予測装置 | |
| JP3415354B2 (ja) | 最小動作環境移行装置 | |
| JP2954019B2 (ja) | 論理シミュレーション方式 | |
| JPS644211B2 (ja) | ||
| JPH03130839A (ja) | オンラインシミュレーション方式 | |
| JPH0533425B2 (ja) | ||
| JPH0454635A (ja) | 事務処理方法 | |
| JPH04336329A (ja) | エキスパートシステム | |
| JP3722854B2 (ja) | データ編集装置 | |
| JPH03250225A (ja) | 論理シミュレーション環境設定方式 | |
| JPH01236352A (ja) | 論理シミュレーション結果出力方式 | |
| JPH096820A (ja) | 論理演算方法とタイミングチャート表示方法 | |
| JPH05197538A (ja) | プリコンパイラ方式における例外発生行番号表示方式 | |
| JPS6184721A (ja) | システム情報入力方式 | |
| Kaposi et al. | Transient testing of logic networks | |
| JPH06215061A (ja) | 半導体集積回路解析システム | |
| JPS62281031A (ja) | 機器更新システム編集方式 | |
| JPS6051903A (ja) | プロセス制御プログラムの作成方法 | |
| JPS63278150A (ja) | 論理シミュレ−ション装置 | |
| JPH06119207A (ja) | マイクロプログラム網羅率測定方式 | |
| JPS6014373A (ja) | Cad方式 |