JPS62276882A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62276882A JPS62276882A JP61111428A JP11142886A JPS62276882A JP S62276882 A JPS62276882 A JP S62276882A JP 61111428 A JP61111428 A JP 61111428A JP 11142886 A JP11142886 A JP 11142886A JP S62276882 A JPS62276882 A JP S62276882A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- arsenide
- electron affinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の詳細な説明
（産業上の利用分野）
本発明は電子親和力が異なる半導体あるいは電子親和力
とエネルギーギャップとの和が異なる半導体のへテロ接
合界面における２次元伝導を用いた半導体装置に関する
。
とエネルギーギャップとの和が異なる半導体のへテロ接
合界面における２次元伝導を用いた半導体装置に関する
。
（従来の技術）
電子親和力が異なる半導体あるいは電子親和力とエネル
ギーギャップが異なる半導体のへテロ接合界面に蓄積さ
れる２次元電子あるいは正孔を用いた電界効果トランジ
スタ（ＦＥＴ）はその蓄積される電子又は正孔が特に低
温において高移動度となることより近年ますます着目さ
れているものである。
ギーギャップが異なる半導体のへテロ接合界面に蓄積さ
れる２次元電子あるいは正孔を用いた電界効果トランジ
スタ（ＦＥＴ）はその蓄積される電子又は正孔が特に低
温において高移動度となることより近年ますます着目さ
れているものである。
例えばガリウム砒素（以下、ＧａＡｓ）とｎ型にドープ
されたＧａＡｓ層より電子親和力の小さい半導体層例え
ばアルミニウムガリウム砒素（以下、ＡＩＧａＡｓ）層
とのヘテロ接合界面のＧａＡｓ層側に蓄積される２次元
電子チャネルをゲート電子の電圧で制御して動作する。
されたＧａＡｓ層より電子親和力の小さい半導体層例え
ばアルミニウムガリウム砒素（以下、ＡＩＧａＡｓ）層
とのヘテロ接合界面のＧａＡｓ層側に蓄積される２次元
電子チャネルをゲート電子の電圧で制御して動作する。
さてこのようなトランジスタにおいて、界面に蓄積され
る２次元電子の面電荷密度はＧａＡｓとＧａＡｌＡｓの
エネルギバンドの不連続量及びＧａＡｌＡｓ層へのｎ型
不純物のドーピング量によって決定され、エネルギーバ
ンドの不連続量が大きい方が電子の面電荷密度は増加し
、トランジスタの動作においてはゲート及びソース間の
抵抗の低減につながる。したがってＧａＡｌＡｓ層のア
ルミニウム（以下ＡＩ）組成を大きくすればエネルギバ
ンドの不連続量が増加するが、Ａ１組成が０．４付近で
ＡｌＧａＡｓのエネルギーバンドが直接遷移型より間接
遷移型になり、エネルぎバンドの不連続量は大きくなら
ない。さらにＡ１組成の大きいＧａＡｌＡｓ層は結晶成
長中に酸素をとりこむ可能性が大きくなり、その電気的
特性が劣化する場合がある。したがってＡｌＧａＡｓ及
びＧａＡｓのへテロ接合界面に蓄積される２次元電子を
用いた電界効果トランジスタ（ＦＥＴ）の場合ＡｌＧａ
ＡｓのＡ１組成は０，３程度である。同様に２次元正孔
を用いた場合ＡｌＧａＡｓのＡ１組成は０．５程度であ
る。
る２次元電子の面電荷密度はＧａＡｓとＧａＡｌＡｓの
エネルギバンドの不連続量及びＧａＡｌＡｓ層へのｎ型
不純物のドーピング量によって決定され、エネルギーバ
ンドの不連続量が大きい方が電子の面電荷密度は増加し
、トランジスタの動作においてはゲート及びソース間の
抵抗の低減につながる。したがってＧａＡｌＡｓ層のア
ルミニウム（以下ＡＩ）組成を大きくすればエネルギバ
ンドの不連続量が増加するが、Ａ１組成が０．４付近で
ＡｌＧａＡｓのエネルギーバンドが直接遷移型より間接
遷移型になり、エネルぎバンドの不連続量は大きくなら
ない。さらにＡ１組成の大きいＧａＡｌＡｓ層は結晶成
長中に酸素をとりこむ可能性が大きくなり、その電気的
特性が劣化する場合がある。したがってＡｌＧａＡｓ及
びＧａＡｓのへテロ接合界面に蓄積される２次元電子を
用いた電界効果トランジスタ（ＦＥＴ）の場合ＡｌＧａ
ＡｓのＡ１組成は０，３程度である。同様に２次元正孔
を用いた場合ＡｌＧａＡｓのＡ１組成は０．５程度であ
る。
（発明が解決しようとする問題点）
さて、半導体へテロ接合界面に２次元電子又は正孔を蓄
積させる場合、その接合界面近傍には界面準位等の電子
又は正孔捕獲中心が存在してはいけない。したがって電
子親和力の異なる二種類の半導体あるいは電子親和力と
エネルギ・どヤップの和の異なる二種類の半導体を用い
る場合捕獲中心の原因となる格子転位の発生をおさえる
ため両者の格子定数がほぼ同程度のものを選ぶ。したが
ってたとえばＴＩＩ族及び■族化合物半導体結晶の場合
基板特にＧａＡｓ及びインジウム基板と格子整合し、電
子親和力の異なる二種類の半導体、あるいは電子親和力
とエネルギギャップの和の異なる二種類の半導体を用い
ることによりおのずと電子親和力の差又は電子親和力と
エネルギーバンドの和の違いに制約をうける。
積させる場合、その接合界面近傍には界面準位等の電子
又は正孔捕獲中心が存在してはいけない。したがって電
子親和力の異なる二種類の半導体あるいは電子親和力と
エネルギ・どヤップの和の異なる二種類の半導体を用い
る場合捕獲中心の原因となる格子転位の発生をおさえる
ため両者の格子定数がほぼ同程度のものを選ぶ。したが
ってたとえばＴＩＩ族及び■族化合物半導体結晶の場合
基板特にＧａＡｓ及びインジウム基板と格子整合し、電
子親和力の異なる二種類の半導体、あるいは電子親和力
とエネルギギャップの和の異なる二種類の半導体を用い
ることによりおのずと電子親和力の差又は電子親和力と
エネルギーバンドの和の違いに制約をうける。
本発明の目的は電子親和力の異なるあるいは電子親和力
とエネルギギャップの和の異なる２種類の半導体が格子
整合の制限をうけることなくより大きな電子親和力の差
、あるいは電子親和力とエネルギ・ギャップの和の違い
を形成し、たとえばヘテロ接合界面に蓄積する界面電子
濃度を高めることを可能にし、したがってソース抵抗の
小さいＦＥＴ等の半導体装置を提供することにある。
とエネルギギャップの和の異なる２種類の半導体が格子
整合の制限をうけることなくより大きな電子親和力の差
、あるいは電子親和力とエネルギ・ギャップの和の違い
を形成し、たとえばヘテロ接合界面に蓄積する界面電子
濃度を高めることを可能にし、したがってソース抵抗の
小さいＦＥＴ等の半導体装置を提供することにある。
（問題点を解決するための手段）
本発明は第１の半導体層上にこれより電子親和力の大き
い高純度あるいはｐ型の第２の半導体層が設けられ、さ
らに該第２の半導体層上にこれより電子親和力の小さい
第３の半導体層が設けられそれら第２と第３又は第１と
第２の半導体層の界面の第２の界面の第２の半導体側に
電子チャンネルが形成された半導体装置において該第２
の半導体層の厚みを転位が生じる最小厚み未満としたこ
とを特徴とする半導体装置である。
い高純度あるいはｐ型の第２の半導体層が設けられ、さ
らに該第２の半導体層上にこれより電子親和力の小さい
第３の半導体層が設けられそれら第２と第３又は第１と
第２の半導体層の界面の第２の界面の第２の半導体側に
電子チャンネルが形成された半導体装置において該第２
の半導体層の厚みを転位が生じる最小厚み未満としたこ
とを特徴とする半導体装置である。
さらに前記第２の半導体層はインジウムガリウム砒素で
前記第１又は第３の半導体層はガリウム砒素あるいはガ
リウムアルミニウム砒素で第２の半導体層に形成される
電子の量子準位と第１及び第３の半導体層の導電帯まで
のエネルギー不連続量のうちすくなくとも一つの不連続
量はガリウム砒素及びアルミニウム組成が０．２５のガ
リウムアルミニウム砒素層より形成される導電帯のエネ
ルギー不連続量よりも大きいことを特徴としている。
前記第１又は第３の半導体層はガリウム砒素あるいはガ
リウムアルミニウム砒素で第２の半導体層に形成される
電子の量子準位と第１及び第３の半導体層の導電帯まで
のエネルギー不連続量のうちすくなくとも一つの不連続
量はガリウム砒素及びアルミニウム組成が０．２５のガ
リウムアルミニウム砒素層より形成される導電帯のエネ
ルギー不連続量よりも大きいことを特徴としている。
又本発明は第１の半導体上にこれより電子親和力とエネ
ルギーギャップの和の小さい高純度あるいはｎ型の第２
の半導体層が設けられさらに該第２の半導体層上にこれ
より電子親和力とエネルギーギャップの和の大きい第３
の半導体層が設けられそれら第２と第３又は第１と第２
の半導体層の界面の第２の半導体側に正孔チャネルが形
成された半導体装置において該第２の半導体層の厚みを
転位の生じる最小厚み未満としたことを特徴とする半導
体装置である。
ルギーギャップの和の小さい高純度あるいはｎ型の第２
の半導体層が設けられさらに該第２の半導体層上にこれ
より電子親和力とエネルギーギャップの和の大きい第３
の半導体層が設けられそれら第２と第３又は第１と第２
の半導体層の界面の第２の半導体側に正孔チャネルが形
成された半導体装置において該第２の半導体層の厚みを
転位の生じる最小厚み未満としたことを特徴とする半導
体装置である。
さらに前記第２の半導体層はインジウムガリウム砒素で
前記第１又は第３の半導体層はガリウム砒素あるいはガ
リウムアルミニウム砒素で第２の半導体層に形成される
正孔の量子準位と第１及び第３の半導体層の価電子帯ま
でのエネルギ不連続量のうちすくなくとも一つの不連続
量はガリウム砒素及びアルミニウム組成が０．４のガリ
ウムアルミニウム砒素層より形成される価電子帯のエネ
ルギ不連続量よりも大きいことを特徴としている。
前記第１又は第３の半導体層はガリウム砒素あるいはガ
リウムアルミニウム砒素で第２の半導体層に形成される
正孔の量子準位と第１及び第３の半導体層の価電子帯ま
でのエネルギ不連続量のうちすくなくとも一つの不連続
量はガリウム砒素及びアルミニウム組成が０．４のガリ
ウムアルミニウム砒素層より形成される価電子帯のエネ
ルギ不連続量よりも大きいことを特徴としている。
（作用）
第１の半導体上にこれより電子親和力の大きい第２の半
導体層を設け、さらに該第２の半導体層上にこれより電
子親和力の小さい第３の半導体層を設ける。したがって
電子は第２と第３又は第１と第２の半導体層の界面の第
２の半導体側に電子チャネルが形成されるが、このとき
第２の半導体層は従来のような格子整合していない。し
かし第２の半導体層の厚みはある一定の厚さ以下であり
格子不整合による転位の発生は生じない。したがって従
来のような格子整合による伝導帯の不連続量への制約が
なくなりより大きな不連続量となるような二種類の半導
体を選ぶことができる。しがも転位が発生せず、したが
って界面準位等の電子捕獲中心も生じない。
導体層を設け、さらに該第２の半導体層上にこれより電
子親和力の小さい第３の半導体層を設ける。したがって
電子は第２と第３又は第１と第２の半導体層の界面の第
２の半導体側に電子チャネルが形成されるが、このとき
第２の半導体層は従来のような格子整合していない。し
かし第２の半導体層の厚みはある一定の厚さ以下であり
格子不整合による転位の発生は生じない。したがって従
来のような格子整合による伝導帯の不連続量への制約が
なくなりより大きな不連続量となるような二種類の半導
体を選ぶことができる。しがも転位が発生せず、したが
って界面準位等の電子捕獲中心も生じない。
（実施例１）
以下図示に従いＧａＡｓ、インジウム組成が０．３のイ
ンジウムガリウム砒素（以下Ｉｎ。３Ｇａｏ７Ａｓ）及
びＡＩＪｆｌ成が０．２５以上例えば０．３アルミニウ
ムガリウム砒素（以下Ａｌｏ、ａＧａｏ、７ＡＳ）より
構成する半導体装置の実施例を用いて本発明を説明する
。第１図は第１の半導体層として高純度ＧａＡｓ１、第
２の半導体層として高純度Ｉｕｏ、ａＧａｏ７ＡＳ２、
第３の半導体層としてｎ型Ｇａｏ７Ａｌ、３Ａｓ３を用
い半導線型ＧａＡｓ基板４上にエピタキシャル成長した
素子端面図を示したものである。図中５はソース電極、
６はゲート電極、７はドレイン電極である。エピタキシ
ャル法は分子線エピタキシャル法で高純度ガリウム砒素
層１を約８０００オングストローム、Ｉｕｏ３Ｇａｏ７
Ａｓ層２を８０オングストローム、シリコンを２Ｘ１０
””ｃｍ＝ドーピングしたＡｌｏ３Ｇａｏ７Ａｓ層を４
００オングストローム成長させ、アルミニウムによりゲ
ート電極６、さらに金及びゲルマニウムさらにニッケル
によりオーミック電極５゜７を形成したものである。
ンジウムガリウム砒素（以下Ｉｎ。３Ｇａｏ７Ａｓ）及
びＡＩＪｆｌ成が０．２５以上例えば０．３アルミニウ
ムガリウム砒素（以下Ａｌｏ、ａＧａｏ、７ＡＳ）より
構成する半導体装置の実施例を用いて本発明を説明する
。第１図は第１の半導体層として高純度ＧａＡｓ１、第
２の半導体層として高純度Ｉｕｏ、ａＧａｏ７ＡＳ２、
第３の半導体層としてｎ型Ｇａｏ７Ａｌ、３Ａｓ３を用
い半導線型ＧａＡｓ基板４上にエピタキシャル成長した
素子端面図を示したものである。図中５はソース電極、
６はゲート電極、７はドレイン電極である。エピタキシ
ャル法は分子線エピタキシャル法で高純度ガリウム砒素
層１を約８０００オングストローム、Ｉｕｏ３Ｇａｏ７
Ａｓ層２を８０オングストローム、シリコンを２Ｘ１０
””ｃｍ＝ドーピングしたＡｌｏ３Ｇａｏ７Ａｓ層を４
００オングストローム成長させ、アルミニウムによりゲ
ート電極６、さらに金及びゲルマニウムさらにニッケル
によりオーミック電極５゜７を形成したものである。
第２図はこのトランジスタにおいて例えばノーマリオン
型の場合、ゲート下における深さ方向の熱平衡状態での
エネルギーバンド状態図である。ここてＥｃ２Ｅｖ、Ｅ
、はそれぞれ伝導帯下端のエネルギレベル価ｔ 子Ｋｉ
上端のエネルギレベル、フェルミレベルであり、八ＥＣ
ＩはＩｎｏ３Ｇａｏ７Ａｓ及びＧａｏ、７Ａ１ｏ、３Ａ
Ｓ界面での電子親和力の差、ΔＥＣ２はＧａＡｓとＩｕ
ｏ ３ＧａＯ，７Ａｓ界面の電子親和力の差、０Ｂはゲ
ートショットキバリアのバリア高さ、９は電子の電荷量
であり、ｅはＧａＡｌＡｓ層中のイオン化したドナーを
模式的に表わしている。
型の場合、ゲート下における深さ方向の熱平衡状態での
エネルギーバンド状態図である。ここてＥｃ２Ｅｖ、Ｅ
、はそれぞれ伝導帯下端のエネルギレベル価ｔ 子Ｋｉ
上端のエネルギレベル、フェルミレベルであり、八ＥＣ
ＩはＩｎｏ３Ｇａｏ７Ａｓ及びＧａｏ、７Ａ１ｏ、３Ａ
Ｓ界面での電子親和力の差、ΔＥＣ２はＧａＡｓとＩｕ
ｏ ３ＧａＯ，７Ａｓ界面の電子親和力の差、０Ｂはゲ
ートショットキバリアのバリア高さ、９は電子の電荷量
であり、ｅはＧａＡｌＡｓ層中のイオン化したドナーを
模式的に表わしている。
このような状態において透過型電子顕微鏡による観察の
結果Ｉｎｏ ３Ｇａｏ、７ＡＳ層中にはＧａＡｓ基板を
上回る結晶転移は観察されなかった。一方、Ｉｕ。３Ｇ
ａＯ，７ＡＳの厚みが１００オングストロームでは基板
を上回る結晶転位が観察され、１００オングストローム
が転位発生の最小厚みであることが判明した。
結果Ｉｎｏ ３Ｇａｏ、７ＡＳ層中にはＧａＡｓ基板を
上回る結晶転移は観察されなかった。一方、Ｉｕ。３Ｇ
ａＯ，７ＡＳの厚みが１００オングストロームでは基板
を上回る結晶転位が観察され、１００オングストローム
が転位発生の最小厚みであることが判明した。
このような構造においてＧａｏ７Ａ１ｏ３ＡＳ層３はす
べて空乏化し、Ｇａｏ７Ａ１ｏ３Ａｓ３及びＩｕｏ３Ｇ
ａｏ７Ａｓ２の境界には２次元電子が蓄積するがこの面
電荷密度は八ＥＣ□が大きいほど高くなりＩｕｏ３Ｇａ
ｏ７ＡｓとＧａｏ、７Ａｌｏ ３Ａｓとの不連続量はＩ
ｕｏ ３Ｇａｏ、７ＡＳのバンドギャップを１．１ｅＶ
さらにＧａＡｌＡｓ層とのバンドギャップの差のうち３
分の２が価電子帯の不連続量になると仮定すると、約０
．４５ｅＶと推定される。その結果従来のＧａＡｓ及び
Ｇａｏ、７Ａｌ。、３Ａｓを用いた場合の不連続量０．
２５ｅＶと比べ、本発明を用いた場合のΔＥＣＩは約８
０％大きいと考えられる。又第２図に示される構造にお
いて、シュボニコフデハース効果によって測定された２
次元電子の面電荷密度は１．５ Ｘ １０１２ｃｍ−２
であった。一方従来の構造つまり第２図においてＩｕｏ
、３Ｇａｏ、７ＡＳ２を除いた構造の場合、測定された
２次元電子の面電荷密度は１．Ｉ Ｘ １０１２ｃｍ−
２と本発明の約７０％であった。さらに第１図に示した
ＦＥＴにおいてソース抵抗はミリメートル当り０．４オ
ームであった。一方Ｉｕｏ３Ｇａ（１，７Ａｓ層２を除
いた構造で同一工程により製作したＦＥＴではソース抵
抗はミリメートル当り０．６オームであった。又Ｉｕｏ
、３Ｇａｏ、７ＡＳ層が１００オングストローム以上で
はソース抵抗の低減はみられなかった。
べて空乏化し、Ｇａｏ７Ａ１ｏ３Ａｓ３及びＩｕｏ３Ｇ
ａｏ７Ａｓ２の境界には２次元電子が蓄積するがこの面
電荷密度は八ＥＣ□が大きいほど高くなりＩｕｏ３Ｇａ
ｏ７ＡｓとＧａｏ、７Ａｌｏ ３Ａｓとの不連続量はＩ
ｕｏ ３Ｇａｏ、７ＡＳのバンドギャップを１．１ｅＶ
さらにＧａＡｌＡｓ層とのバンドギャップの差のうち３
分の２が価電子帯の不連続量になると仮定すると、約０
．４５ｅＶと推定される。その結果従来のＧａＡｓ及び
Ｇａｏ、７Ａｌ。、３Ａｓを用いた場合の不連続量０．
２５ｅＶと比べ、本発明を用いた場合のΔＥＣＩは約８
０％大きいと考えられる。又第２図に示される構造にお
いて、シュボニコフデハース効果によって測定された２
次元電子の面電荷密度は１．５ Ｘ １０１２ｃｍ−２
であった。一方従来の構造つまり第２図においてＩｕｏ
、３Ｇａｏ、７ＡＳ２を除いた構造の場合、測定された
２次元電子の面電荷密度は１．Ｉ Ｘ １０１２ｃｍ−
２と本発明の約７０％であった。さらに第１図に示した
ＦＥＴにおいてソース抵抗はミリメートル当り０．４オ
ームであった。一方Ｉｕｏ３Ｇａ（１，７Ａｓ層２を除
いた構造で同一工程により製作したＦＥＴではソース抵
抗はミリメートル当り０．６オームであった。又Ｉｕｏ
、３Ｇａｏ、７ＡＳ層が１００オングストローム以上で
はソース抵抗の低減はみられなかった。
（実施例２）
以上実施例１と同様な構造ＧａＡｓ、ＩｕＧａＡｓ。
ＡｌＧａＡｓよりなる半導体装置の実施例を用いて説明
する。
する。
本実施例は実施例１と異なり第３の半導体層としてＡ１
組成が０．２のＧａＯ，ＢＡｌｏ、２Ａｓを用いている
。第１図に示すように第１の半導体層として高純度Ｑａ
Ａｓｌ、第２の半導体層として高純度Ｉｕ。、３Ｇａｏ
７ＡＳ２、そしてＧａｏ８Ａ１゜、２Ａｓを用い半絶縁
型ＧａＡｓ基板４上にエピタキシャル成長したものであ
る。
組成が０．２のＧａＯ，ＢＡｌｏ、２Ａｓを用いている
。第１図に示すように第１の半導体層として高純度Ｑａ
Ａｓｌ、第２の半導体層として高純度Ｉｕ。、３Ｇａｏ
７ＡＳ２、そしてＧａｏ８Ａ１゜、２Ａｓを用い半絶縁
型ＧａＡｓ基板４上にエピタキシャル成長したものであ
る。
このような構造においてＩｕ。５Ｇａｏ、ｑＡｓのバン
ドギャフプを１．１ｅＶさらにＧａｏ８Ａ１ｏ２Ａｓ層
とのバンドギャップの差のうち３分の２が価電子帯の不
連続量になると仮定すると約０．３６ｅＶと推定される
。したがって実施例１と同様従来のＧａＡｓ及びＧａｏ
、７Ａｌｏ３Ａｓを用いた場合の不連続量０．２５ｅＶ
と比べΔＥＣ１は大きくなっている。そして２次元電子
の面電荷密度は１．４Ｘ １０１２ｃｍ−３となり従来
の構造における２次元電子の面電荷密度より大きくなる
ことが判明した。
ドギャフプを１．１ｅＶさらにＧａｏ８Ａ１ｏ２Ａｓ層
とのバンドギャップの差のうち３分の２が価電子帯の不
連続量になると仮定すると約０．３６ｅＶと推定される
。したがって実施例１と同様従来のＧａＡｓ及びＧａｏ
、７Ａｌｏ３Ａｓを用いた場合の不連続量０．２５ｅＶ
と比べΔＥＣ１は大きくなっている。そして２次元電子
の面電荷密度は１．４Ｘ １０１２ｃｍ−３となり従来
の構造における２次元電子の面電荷密度より大きくなる
ことが判明した。
そしてＦＥＴにおいてソース抵抗の低減がみとめられた
。
。
以上の説明ではキャリアが電子の場合について説明した
。キャリアが正孔の場合についても本発明は全く同様に
適用できる。この場合は正孔は価電子帯側に蓄積される
ため、第１図における第２の半導体としては電子親和力
とエネルギギャップの和が第１の半導体より小さいもの
を用いてさらに第１図の第３の半導体として電子親和力
とエネルギギャップの和が第２の半導体より大きいもの
を用い第３の半導体層にアクセプタを高密度にドーピン
グする。ここで熱平衡状態におけるエネルギバンド状態
図は第３図のとおりである。ここでθはイオン化したア
クセプターを模式的に表わしたもので２′は２次元正孔
躬である。
。キャリアが正孔の場合についても本発明は全く同様に
適用できる。この場合は正孔は価電子帯側に蓄積される
ため、第１図における第２の半導体としては電子親和力
とエネルギギャップの和が第１の半導体より小さいもの
を用いてさらに第１図の第３の半導体として電子親和力
とエネルギギャップの和が第２の半導体より大きいもの
を用い第３の半導体層にアクセプタを高密度にドーピン
グする。ここで熱平衡状態におけるエネルギバンド状態
図は第３図のとおりである。ここでθはイオン化したア
クセプターを模式的に表わしたもので２′は２次元正孔
躬である。
本実施例では基板は半絶縁性ＧａＡｓを用い、第１の半
導体層として高純度ＧａＡｓ層、さらに第２の半導体層
としてＩｕ。３Ｇａｏ７Ａｓ層、第３の半導体層として
Ａｌｏ５Ｇａｏ５Ａｓを用いる。
導体層として高純度ＧａＡｓ層、さらに第２の半導体層
としてＩｕ。３Ｇａｏ７Ａｓ層、第３の半導体層として
Ａｌｏ５Ｇａｏ５Ａｓを用いる。
（発明の効果ン
以上の説明から明らかなように本発明は格子定数の異な
る半導体を用いるにもかかわらず半導体層の厚みを薄く
することにより、転位発生をおさえ、格子整合のとれた
半導体を用いる場合と比べより大きな電子親和力の差あ
るいは電子親和力とエネルギギャップの和の違いをもつ
ヘテロ接合を形成でき、これを用いたＦＥＴにおいてソ
ース抵抗を低減することが可能となるという利点があり
、従来従に比較して半導体素子の性能向上を図ることが
できる効果は著しい。
る半導体を用いるにもかかわらず半導体層の厚みを薄く
することにより、転位発生をおさえ、格子整合のとれた
半導体を用いる場合と比べより大きな電子親和力の差あ
るいは電子親和力とエネルギギャップの和の違いをもつ
ヘテロ接合を形成でき、これを用いたＦＥＴにおいてソ
ース抵抗を低減することが可能となるという利点があり
、従来従に比較して半導体素子の性能向上を図ることが
できる効果は著しい。
第１図は本発明による半導体装置の構造を示す断面図、
第２図及び第３図はそのエネルギバンド状態図である。 １・・・高純度ガリウム砒素、 ２２０．高純度インジウムガリウム砒素、３・・・ｎ型
ガリウムアルミニウム砒素、４０１．半導線型ガリウム
砒素基板、５・・・ソース電極、６、・、ゲート電極、
７・・・ドレイン電極、第１図 ５ソース電極 第２図 第３図 手続補正書（自発） ２、発明の名称 半導体装置 ３、補正をする者 岡本明彦 事件との関係 発明者 出願人 東京都港区芝五丁目３３番１号 （４２３） 日本電気株式会社 代表者 関 本 志 弘 ４、代理人 ：、、、、 １ （連絡先 日本電気株
式会社 特許部）５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 １）明細書第１１頁第１８行目の後に次の文を挿入する
。「本実施例ではインジウム組成は０．３であったが、
たとえばインジウム組成０．１５及び０．２３の場合そ
のシート抵抗は０．３の場合と同様の値が得られ、本発
明のインジウム組成は０．３に限らない。」 ２）明細書第９頁１３行目及び第１０頁６，１３．１９
行目及び第１１頁１４．１７行目及び第１２頁１，７．
１０行目及び第１１頁１６行目にｒＩｕＪとあるのをｒ
Ｉｎ Ｊと補正する。 ３）明細書第１３頁１７行目の後に次の文を挿入する。 「本実施例ではインジウム組成は０．３であったが、本
発明のインジウム組成は０．３に限らない。」 ４）明細書下９頁６行目及び第１２頁６行目の「高純度
ＧａＡｓ１ Ｊを「高純度ＧａＡｓ層１」と補正する。 ５）明細書第９頁７行目及び第１０頁１７行目及び第１
１頁１０行目に「ＩｕＯ，３ＧａＯ，７ＡＳ２ Ｊ と
あるのをｒ ＩｎＯ，３Ｇａ（１，７ＡＳ層２ｊ と補
正する。 ６）明細書第９頁８行目及び第１０頁１７行目にｒ Ｇ
ａ０．７Ａ１（１，３ＡＳ３ Ｊとあるのをｒ ＧａＯ
，７Ａ１ｇ、３Ａｓ層３ｊと補正する。
第２図及び第３図はそのエネルギバンド状態図である。 １・・・高純度ガリウム砒素、 ２２０．高純度インジウムガリウム砒素、３・・・ｎ型
ガリウムアルミニウム砒素、４０１．半導線型ガリウム
砒素基板、５・・・ソース電極、６、・、ゲート電極、
７・・・ドレイン電極、第１図 ５ソース電極 第２図 第３図 手続補正書（自発） ２、発明の名称 半導体装置 ３、補正をする者 岡本明彦 事件との関係 発明者 出願人 東京都港区芝五丁目３３番１号 （４２３） 日本電気株式会社 代表者 関 本 志 弘 ４、代理人 ：、、、、 １ （連絡先 日本電気株
式会社 特許部）５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 １）明細書第１１頁第１８行目の後に次の文を挿入する
。「本実施例ではインジウム組成は０．３であったが、
たとえばインジウム組成０．１５及び０．２３の場合そ
のシート抵抗は０．３の場合と同様の値が得られ、本発
明のインジウム組成は０．３に限らない。」 ２）明細書第９頁１３行目及び第１０頁６，１３．１９
行目及び第１１頁１４．１７行目及び第１２頁１，７．
１０行目及び第１１頁１６行目にｒＩｕＪとあるのをｒ
Ｉｎ Ｊと補正する。 ３）明細書第１３頁１７行目の後に次の文を挿入する。 「本実施例ではインジウム組成は０．３であったが、本
発明のインジウム組成は０．３に限らない。」 ４）明細書下９頁６行目及び第１２頁６行目の「高純度
ＧａＡｓ１ Ｊを「高純度ＧａＡｓ層１」と補正する。 ５）明細書第９頁７行目及び第１０頁１７行目及び第１
１頁１０行目に「ＩｕＯ，３ＧａＯ，７ＡＳ２ Ｊ と
あるのをｒ ＩｎＯ，３Ｇａ（１，７ＡＳ層２ｊ と補
正する。 ６）明細書第９頁８行目及び第１０頁１７行目にｒ Ｇ
ａ０．７Ａ１（１，３ＡＳ３ Ｊとあるのをｒ ＧａＯ
，７Ａ１ｇ、３Ａｓ層３ｊと補正する。
Claims (4)
- （１）第１の半導体上にこれより電子親和力の大きい高
純度あるいはｐ型の第２の半導体層が設けられ、さらに
該第２の半導体層上にこれより電子親和力の小さい第３
の半導体層が設けられ、それらの第２と第３又は第１と
第２の半導体層の界面の第２の半導体側に電子チャネル
が形成された半導体装置において該第２の半導体層の厚
みを転位が生じる最小厚み未満としたことを特徴とする
半導体装置。 - （２）前記第２の半導体層はインジウムガリウム砒素で
前記第１又は第３の半導体層はガリウム砒素あるいはガ
リウムアルミニウム砒素で第２の半導体層に形成される
電子の量子準位と第１及び第３の半導体層の導電帯まで
のエネルギー不連続量のうちすくなくとも一つの不連続
量はガリウム砒素及びアルミニウム組成が０．２５のガ
リウムアルミニウム砒素層より形成される導電帯のエネ
ルギー不連続量よりも大きいことを特徴とする特許請求
の範囲第１項記載の半導体装置。 - （３）第１の半導体上にこれより電子親和力とエネルギ
ーギャップの和の小さい高純度あるいはｎ型の第２の半
導体層が設けられさらに該第２の半導体層上にこれより
電子親和力とエネルギーギャップの和の大きい第３の半
導体層が設けられそれら第２と第３又は第１と第２の半
導体層の界面の第２の半導体側に正孔チャネルが形成さ
れた半導体装置において該第２の半導体層の厚みを転位
の生じる最小厚み未満としたことを特徴とする半導体装
置。 - （４）前記第２の半導体層はインジウムガリウム砒素で
前記第１又は第３の半導体層はガリウム砒素あるいはガ
リウムアルミニウム砒素で第２の半導体層に形成される
正孔の量子準位と第１及び第３の半導体層の価電子帯ま
でのエネルギー不連続量のうちすくなくとも一つの不連
続量はガリウム砒素及びアルミニウム組成が０．４のガ
リウムアルミニウム砒素層より形成される価電子帯のエ
ネルギー不連続量よりも大きいことを特徴とする特許請
求の範囲第３項記載の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-31187 | 1986-02-14 | ||
| JP3118786 | 1986-02-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62276882A true JPS62276882A (ja) | 1987-12-01 |
| JP2703885B2 JP2703885B2 (ja) | 1998-01-26 |
Family
ID=12324431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61111428A Expired - Lifetime JP2703885B2 (ja) | 1986-02-14 | 1986-05-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703885B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199474A (ja) * | 1988-02-04 | 1989-08-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
| US5309003A (en) * | 1992-02-28 | 1994-05-03 | At&T Bell Laboratories | Article comprising a real space transfer semiconductor device, and method of making the article |
| US5331185A (en) * | 1991-07-17 | 1994-07-19 | Sumitomo Electric Industries, Ltd. | Field effect transistor having a GaInAs/GaAs quantum well structure |
| JP2023526929A (ja) * | 2020-05-18 | 2023-06-26 | テレダイン・サイエンティフィック・アンド・イメージング・エルエルシー | 多重チャネルｆｅｔのオーミックコンタクト |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613464A (ja) * | 1984-06-18 | 1986-01-09 | Hitachi Ltd | 半導体装置 |
-
1986
- 1986-05-14 JP JP61111428A patent/JP2703885B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613464A (ja) * | 1984-06-18 | 1986-01-09 | Hitachi Ltd | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199474A (ja) * | 1988-02-04 | 1989-08-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
| US5331185A (en) * | 1991-07-17 | 1994-07-19 | Sumitomo Electric Industries, Ltd. | Field effect transistor having a GaInAs/GaAs quantum well structure |
| US5309003A (en) * | 1992-02-28 | 1994-05-03 | At&T Bell Laboratories | Article comprising a real space transfer semiconductor device, and method of making the article |
| JP2023526929A (ja) * | 2020-05-18 | 2023-06-26 | テレダイン・サイエンティフィック・アンド・イメージング・エルエルシー | 多重チャネルｆｅｔのオーミックコンタクト |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2703885B2 (ja) | 1998-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831296A (en) | Semiconductor device | |
| US4558337A (en) | Multiple high electron mobility transistor structures without inverted heterojunctions | |
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| KR920003799B1 (ko) | 반도체 장치 | |
| JPS62276882A (ja) | 半導体装置 | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JPH0312769B2 (ja) | ||
| EP0136108B1 (en) | Heterojunction semiconductor device | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| US5098859A (en) | Method for forming distributed barrier compound semiconductor contacts | |
| JP3421306B2 (ja) | 化合物半導体装置 | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2557373B2 (ja) | 化合物半導体装置 | |
| JPH0654785B2 (ja) | 変調ド−ピングトランジスタ | |
| JPS63244779A (ja) | 電界効果トランジスタ | |
| JPS62266874A (ja) | 半導体装置 | |
| JPH04343438A (ja) | 電界効果トランジスタ | |
| JPH0468775B2 (ja) | ||
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JPS61210678A (ja) | 化合物半導体装置 | |
| JP2658898B2 (ja) | 電界効果トランジスタ | |
| JPH01120871A (ja) | 半導体装置 | |
| JP2817726B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP3423812B2 (ja) | Ｈｅｍｔ素子およびその製造方法 | |
| JP2541280B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |