JPS613464A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS613464A JPS613464A JP59123606A JP12360684A JPS613464A JP S613464 A JPS613464 A JP S613464A JP 59123606 A JP59123606 A JP 59123606A JP 12360684 A JP12360684 A JP 12360684A JP S613464 A JPS613464 A JP S613464A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- undoped
- gaas
- yas
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/938—Lattice strain control or utilization
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、化合物半導体のへテロ接合界面に生じる二次
元電子ガスを用いた半導体装置に係り、特に高電子移動
度トランジスタに関する。
元電子ガスを用いた半導体装置に係り、特に高電子移動
度トランジスタに関する。
・高速コンピュータや高速信号処理システムへの応用を
めざして、電子移動度の高いＧ ａ Ａ ｓやＩｎＰを
用いたＩＣ，ＬＳＩの開発が進められている。特に、Ｇ
ａ Ａ ｓとＧ ａ Ａｌｌ Ａ ｓあるいはＩｎＰ
とＩｎＧａＡｓ等のへテロ接合界面に生じた二次元電子
ガスの高速性を利用した高電子移動度トランジスタ （
Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒ
ａｎｓｉｓｔｏｒ：ＨＥＭＴ）は、室温で１ゲート当り
のスイッチング時間が１２ｐｓｅｃのものが得られるま
でになった（特開昭５６−９４７８０号）。
めざして、電子移動度の高いＧ ａ Ａ ｓやＩｎＰを
用いたＩＣ，ＬＳＩの開発が進められている。特に、Ｇ
ａ Ａ ｓとＧ ａ Ａｌｌ Ａ ｓあるいはＩｎＰ
とＩｎＧａＡｓ等のへテロ接合界面に生じた二次元電子
ガスの高速性を利用した高電子移動度トランジスタ （
Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒ
ａｎｓｉｓｔｏｒ：ＨＥＭＴ）は、室温で１ゲート当り
のスイッチング時間が１２ｐｓｅｃのものが得られるま
でになった（特開昭５６−９４７８０号）。
第１図（ａ）に、典型的なＨＥＭＴの断面図を示す０図
において、１は半絶縁性ＧａＡｓ基板、２は厚さ約１７
７１１、キャリヤ濃度１０１１０ｌ４”以下の高純度の
アンドープＧ ａ Ａ ｓ層、３は厚さ約１００人のＧ
ａ□−ｘＡｎｘＡｓ層（’ｘ〜０．３） 、 ４は厚さ
約５００人。
において、１は半絶縁性ＧａＡｓ基板、２は厚さ約１７
７１１、キャリヤ濃度１０１１０ｌ４”以下の高純度の
アンドープＧ ａ Ａ ｓ層、３は厚さ約１００人のＧ
ａ□−ｘＡｎｘＡｓ層（’ｘ〜０．３） 、 ４は厚さ
約５００人。
キャリヤ濃度１０”’〜１０”ａｍ”のｎ’ Ｇａ１
−ｘＭＸＡｓ層（ｘ〜０．３）、５はアンドープＧ ａ
Ａ ｓ層２中の該アンドープＧ ａ Ａ ｓ層とアン
ドープＧａ、−ｘＡＱｘＡｓ層３とのへテロ接合界面に
誘起された二次元電子ガス層、６は電界効果トランジス
タ（以下ＦＥＴと記す）にしたときのソース電極、７は
ゲート電極、８はドレイン電極である。なお、このよう
なＨＥＭＴ用半導体結晶は、分子線エピタキシー法（Ｍ
ＢＥ法）や、有機金属熱分解法（ＯＭ−ＶＰＥ法）で作
製される。
−ｘＭＸＡｓ層（ｘ〜０．３）、５はアンドープＧ ａ
Ａ ｓ層２中の該アンドープＧ ａ Ａ ｓ層とアン
ドープＧａ、−ｘＡＱｘＡｓ層３とのへテロ接合界面に
誘起された二次元電子ガス層、６は電界効果トランジス
タ（以下ＦＥＴと記す）にしたときのソース電極、７は
ゲート電極、８はドレイン電極である。なお、このよう
なＨＥＭＴ用半導体結晶は、分子線エピタキシー法（Ｍ
ＢＥ法）や、有機金属熱分解法（ＯＭ−ＶＰＥ法）で作
製される。
第１図（ｂ）は第１図（ａ）で示したＨ−Ｅ Ｍ Ｔの
エネルギーバンド図である。図において、ＥＣは伝導帯
、ＥＦはフェルミレベル、ＥＶは価電子帯、Ｅｓは電子
蓄積層、Ｗはポテンシャル井戸を示す。
エネルギーバンド図である。図において、ＥＣは伝導帯
、ＥＦはフェルミレベル、ＥＶは価電子帯、Ｅｓは電子
蓄積層、Ｗはポテンシャル井戸を示す。
その他の数字は第１図と同様のものを示す。
このようなＨＥＭＴは、二次元電子ガスが高純度のアン
ドープＧ ａ Ａ ｓ層２中を走るために室温で８００
０ａ＆ ／ Ｖ−ｓｅｅ以上の大きな移動度を有し、素
子の高速性等多くの優れた特性を示す。 しかし、ＦＥ
Ｔにした場合には、二次元電子ガスのシート濃度が１０
１１国−２台で該二次元電子ガスが界面から厚さ僅か１
００人以内に閉じ込められているために、ウドの数が大
きい場合に素子の高速性が低下するというＦＥＴ共通の
欠点を有する。また、ゲート電極幅りがサブミクロンと
小さくなると、短チャンネル効果によりしきい電圧Ｖ、
、ｈが低下してしまう傾向がある。すなわち、ＨＥＭＴ
は通常のＧａＡｓＦ Ｅ Ｔ （ＭＥ 、Ｓ Ｆ Ｅ
Ｔ）に比べれば、界面のポテンシャルの三角井戸Ｗに電
子が閉じ込められている（電子蓄積層Ｅｓ）ために素子
の高速性の面でやや有利ではあるが、Ｌが０．５．程度
になると、これによってＶｔｈのばらつきが大きくなり
重要な問題となる。
ドープＧ ａ Ａ ｓ層２中を走るために室温で８００
０ａ＆ ／ Ｖ−ｓｅｅ以上の大きな移動度を有し、素
子の高速性等多くの優れた特性を示す。 しかし、ＦＥ
Ｔにした場合には、二次元電子ガスのシート濃度が１０
１１国−２台で該二次元電子ガスが界面から厚さ僅か１
００人以内に閉じ込められているために、ウドの数が大
きい場合に素子の高速性が低下するというＦＥＴ共通の
欠点を有する。また、ゲート電極幅りがサブミクロンと
小さくなると、短チャンネル効果によりしきい電圧Ｖ、
、ｈが低下してしまう傾向がある。すなわち、ＨＥＭＴ
は通常のＧａＡｓＦ Ｅ Ｔ （ＭＥ 、Ｓ Ｆ Ｅ
Ｔ）に比べれば、界面のポテンシャルの三角井戸Ｗに電
子が閉じ込められている（電子蓄積層Ｅｓ）ために素子
の高速性の面でやや有利ではあるが、Ｌが０．５．程度
になると、これによってＶｔｈのばらつきが大きくなり
重要な問題となる。
これらの点を改良するために、第２図（ａ）、（ｂ）に
示すようなダブルへテロ構造のＨＥＭＴが提案されてい
る（特開昭５７−７６８７９号）。第２図（ａ）はこの
）（ＥＭＴの断面図、第２図（ｂ）はそのエネルギーバ
ンド図である。図において、２１．２３はアンドープＧ
ａＡｓ層、２２はアンドープＧ ａ １− Ｘ ＡＱ
ＸＡ ６層を示す。このＨＥＭＴでは、二次元電子ガス
層５をアンドープＧａ １− ｘ Ｍ ＸＡ ８層３と
基板側に設けたアンドープＧａ□−ｘ Ａｎ ｘ Ａ
ｓ層２２とにより挟み込み、これらによって作られたポ
テンシャル井戸Ｗ内に閉じ込めるようにしたものである
。
示すようなダブルへテロ構造のＨＥＭＴが提案されてい
る（特開昭５７−７６８７９号）。第２図（ａ）はこの
）（ＥＭＴの断面図、第２図（ｂ）はそのエネルギーバ
ンド図である。図において、２１．２３はアンドープＧ
ａＡｓ層、２２はアンドープＧ ａ １− Ｘ ＡＱ
ＸＡ ６層を示す。このＨＥＭＴでは、二次元電子ガス
層５をアンドープＧａ １− ｘ Ｍ ＸＡ ８層３と
基板側に設けたアンドープＧａ□−ｘ Ａｎ ｘ Ａ
ｓ層２２とにより挟み込み、これらによって作られたポ
テンシャル井戸Ｗ内に閉じ込めるようにしたものである
。
この場合、アンドープＧ ａ□−ｘＡＥＬｘ Ａ ｓ層
２２のＡ（Ｌ Ａ ｓのモル比Ｘを電子の閉じ込めに必
要な０．１〜０．３とすれば、この間に挾まれたアンド
ープＧ ａ Ａ ｓ層２３のポテンシャル井戸Ｗの幅を
例えば２００人程度に一広げることにより、キャリヤの
シート濃度を従来の２倍近くまで増加させることができ
、また、短チャンネル効果も小さくなることが予想され
る。
２２のＡ（Ｌ Ａ ｓのモル比Ｘを電子の閉じ込めに必
要な０．１〜０．３とすれば、この間に挾まれたアンド
ープＧ ａ Ａ ｓ層２３のポテンシャル井戸Ｗの幅を
例えば２００人程度に一広げることにより、キャリヤの
シート濃度を従来の２倍近くまで増加させることができ
、また、短チャンネル効果も小さくなることが予想され
る。
しかし実際には、アンドープＧａ１−ＸＡ琵ｘＡｓ層２
２の上に成長させたアンドープＧ ａ Ａ ｓ層２３の
結晶性が悪くなってしまうというプロセス上の理由によ
り、この第２図（ａ）％（ｂ）で示したＨＥＭＴの電子
移動度は第１図（ａ）、（ｂ）に示したものよりも低く
なってしまっていた。
２の上に成長させたアンドープＧ ａ Ａ ｓ層２３の
結晶性が悪くなってしまうというプロセス上の理由によ
り、この第２図（ａ）％（ｂ）で示したＨＥＭＴの電子
移動度は第１図（ａ）、（ｂ）に示したものよりも低く
なってしまっていた。
〔発明の目的〕 ′本発
明の目的は、上記の問題店を解消した、新しい構造の高
電子移動度半導体装置を提供することにある。
明の目的は、上記の問題店を解消した、新しい構造の高
電子移動度半導体装置を提供することにある。
上記目的を達成するために本発明は、アンドープＧ ａ
Ａ ｓ層とアンドープＧ ａｌ−ｘＡ（ｌｘ Ａ ｓ
層（Ｘ＞０）とに挟まれた、アンドープＩｎ、Ｇａミニ
−Ａ ｓ層もしくはアンドープＧ ａ Ａ ８．−Ｚ
Ｓ ｂｚ層（ｙ＊ｚ＞０）の少なくとも１層中、または
アンドープＧａＡｓ層とアンドープＩｎ、ＧａニーｙＡ
ｓ層との２層もしくはアンドープＧ ａ Ａ ｓ層とア
ンドープＧ ａ Ａ Ｓ□−ｚ Ｓ ｂｚ層（ｙ＋ ｚ
ｏｏ）との２層を少なくとも１段有する層中に閉じ込め
られた二次元電子ガスを用いることを特徴とする。
Ａ ｓ層とアンドープＧ ａｌ−ｘＡ（ｌｘ Ａ ｓ
層（Ｘ＞０）とに挟まれた、アンドープＩｎ、Ｇａミニ
−Ａ ｓ層もしくはアンドープＧ ａ Ａ ８．−Ｚ
Ｓ ｂｚ層（ｙ＊ｚ＞０）の少なくとも１層中、または
アンドープＧａＡｓ層とアンドープＩｎ、ＧａニーｙＡ
ｓ層との２層もしくはアンドープＧ ａ Ａ ｓ層とア
ンドープＧ ａ Ａ Ｓ□−ｚ Ｓ ｂｚ層（ｙ＋ ｚ
ｏｏ）との２層を少なくとも１段有する層中に閉じ込め
られた二次元電子ガスを用いることを特徴とする。
本発明の実施例であるＨＥＭＴ構造を第３図（ａ）、（
ｂ）に示す。第３図（ａ）は本発明の実施例のＨＥＭ’
Ｔの断面図、第３図（ｂ）はそのエネルギーバンド図で
ある。
ｂ）に示す。第３図（ａ）は本発明の実施例のＨＥＭ’
Ｔの断面図、第３図（ｂ）はそのエネルギーバンド図で
ある。
これらの図に示すように、本実施例では二次元電子ガス
層５は、基板側のアンドープＧ ａ Ａ ｓ層２１と表
面側のアンドープＧａ□−ＸＡ誌ｘＡｓ層（ｘ ＞ ０
）４３と、に挾まれたアンドープＩ ｎｙ Ｇ ａ□−
ｙＡ ｓ層（ｙ＞０）２４の幅はぼ２００人のポテンシ
ャル井戸Ｗの中に閉じ込められている。なお、このアン
ドープＩｎｙＧａ、−ｙＡｓ層２４の代わりにアンドー
プＧａＡｓ□−ｚＳｂｚ層（ｚ ＞ ０ ）を用いても
よく、またアンドープＩｎｙＧａｉ−、Ａｓ層とアンド
ープＧ ａ Ａ ８１−ｚ Ｓ ｂｚ層とをそれぞれ少
なくとも１層重ねて設けてもよい。またアンドープＧ
ａ Ａ ｓ層とアンドープＩｎｙＧａ１−ｙＡｓ層との
２層または一アンドープＧａＡｓ層とアンドープＧ ａ
Ａ Ｓ、 −Ｚ Ｓ ｂｚ層との２層からなる超格子
構造を用いてもよい。さらに上記のそれぞれの２層を多
段に設けてもよい。
層５は、基板側のアンドープＧ ａ Ａ ｓ層２１と表
面側のアンドープＧａ□−ＸＡ誌ｘＡｓ層（ｘ ＞ ０
）４３と、に挾まれたアンドープＩ ｎｙ Ｇ ａ□−
ｙＡ ｓ層（ｙ＞０）２４の幅はぼ２００人のポテンシ
ャル井戸Ｗの中に閉じ込められている。なお、このアン
ドープＩｎｙＧａ、−ｙＡｓ層２４の代わりにアンドー
プＧａＡｓ□−ｚＳｂｚ層（ｚ ＞ ０ ）を用いても
よく、またアンドープＩｎｙＧａｉ−、Ａｓ層とアンド
ープＧ ａ Ａ ８１−ｚ Ｓ ｂｚ層とをそれぞれ少
なくとも１層重ねて設けてもよい。またアンドープＧ
ａ Ａ ｓ層とアンドープＩｎｙＧａ１−ｙＡｓ層との
２層または一アンドープＧａＡｓ層とアンドープＧ ａ
Ａ Ｓ、 −Ｚ Ｓ ｂｚ層との２層からなる超格子
構造を用いてもよい。さらに上記のそれぞれの２層を多
段に設けてもよい。
ｙ、Ｚ〜０．１のとき、アンドープＧａＡｓ層２１とこ
れらの三元混晶（第３図（ａ）ではアンドープＩｎアＧ
ａ□−、Ａｓ層２４）とのバンドギャップ差は約０．１
ｅＶで、ｙ、ｚ−０，２では約０．２ｅＶとなり、井戸
を形成するに十分である。
れらの三元混晶（第３図（ａ）ではアンドープＩｎアＧ
ａ□−、Ａｓ層２４）とのバンドギャップ差は約０．１
ｅＶで、ｙ、ｚ−０，２では約０．２ｅＶとなり、井戸
を形成するに十分である。
なお、第３図（ａ）で示した構造は、例えば分子線エピ
タキシー法によって、従来のＨＥＭＴとほとんど同じ成
長条件で、新しくＩｎまたはｓｂの蒸発るつぼを装置に
追加することにより容易に作製することができる。以下
、本実施例のＨＥＭＴの製造方法について述べる。
タキシー法によって、従来のＨＥＭＴとほとんど同じ成
長条件で、新しくＩｎまたはｓｂの蒸発るつぼを装置に
追加することにより容易に作製することができる。以下
、本実施例のＨＥＭＴの製造方法について述べる。
１、まずＧａ、Ａｓ、Ｉｎ、ＡＪ Ｓｉの分子線源であ
る蒸発るつぼを備えたＭＢＥ装置内に半絶縁性ＧａＡｓ
基板（１００）１を挿入する。
る蒸発るつぼを備えたＭＢＥ装置内に半絶縁性ＧａＡｓ
基板（１００）１を挿入する。
２、次に、該基板を約６３０℃に加熱して基板表面のク
リーニングを行なう。
リーニングを行なう。
３、基板温度を約６００℃に保ってＧａ、Ａｓの分子線
源のシャッタを開けて厚さ約１岬のアンドープＧ ａ
Ａ ｓ層２１を成長させる。なお、そのときのＧａとＡ
ｓの分子線の強度比は１：２であった。
源のシャッタを開けて厚さ約１岬のアンドープＧ ａ
Ａ ｓ層２１を成長させる。なお、そのときのＧａとＡ
ｓの分子線の強度比は１：２であった。
４、次に、Ｉｎの分子線源のシャッタを開けて厚さ約２
００人のアンドープＩｎｙＧａｘ−ｙＡｓ層２４を成長
させる。
００人のアンドープＩｎｙＧａｘ−ｙＡｓ層２４を成長
させる。
５、次にＩｎの分子線源のシャッタを閉め、Ａｆｌのシ
ャッタを開けて厚さ約１００人のアンドープＧ ａｌ
−ｘ Ａｌｌ ｘ Ａ ｓ層３を成長させる。
ャッタを開けて厚さ約１００人のアンドープＧ ａｌ
−ｘ Ａｌｌ ｘ Ａ ｓ層３を成長させる。
６、次いでＳｉの分子線源のシャッタを開けて厚さ約１
０００人のｎ Ｇａ、−ｘＭｘＡ８層４を成長させる
。
０００人のｎ Ｇａ、−ｘＭｘＡ８層４を成長させる
。
７、最後に、全部の分子線源のシャッタを閉じて基板温
度を下げ、完成品とする。
度を下げ、完成品とする。
このアンドープＩｎ、Ｇａ１−ｙＡｓ層２４は、アンド
ープＧ ａ Ａ ｓ層２１の上に成長させた場合に品質
が劣化することもなかった。また、アンドープＧ ａ
Ａ ｓ層と比べて合金散乱により僅かに移動度が低下す
る分は、シート電子濃度を増加させることにより実効的
に打ち消されて、ＩＣとしてはより高速化を達成するこ
とができる。このアンドープＴ ｎ、Ｇａ１−、 Ａ
５層２２は、下地のアンドープＧ ａ Ａ ｓ層２１や
上のアンドープＧａ１−ｘＡｕｘＡｓ層３に比べると格
子定数が小さいためにあまり厚くするとミスフィツト転
位を界面に生じてしまうが、厚さ２００人までは転位の
発生は見られなかった。以上のことは、アンドープＩ
ｎ ｙ Ｇ ａ １− ｙ Ａ ｓ層２４の代わりに、
アンドープＧ ａ Ａ、 ５１−２ Ｓ ｂｚ層を用い
た場合も同様であった・ また、上記アンドープＩｎ、Ｇａミニ−Ａ ｓ層２４の
代わりに、アンドープＩｎｙＧａ□−，Ａ ｓ層やアン
ドープＧａＡｓ□−ｚＳｂｚ層を、アンドープＧ ａ
Ａ ｓ層と交互に５０人程度ずつ付けた場合には、総計
１０００人の厚さぐらいまでミスフィツト転位は発生せ
ず、実効シート濃度をさらに増大することができた。
ープＧ ａ Ａ ｓ層２１の上に成長させた場合に品質
が劣化することもなかった。また、アンドープＧ ａ
Ａ ｓ層と比べて合金散乱により僅かに移動度が低下す
る分は、シート電子濃度を増加させることにより実効的
に打ち消されて、ＩＣとしてはより高速化を達成するこ
とができる。このアンドープＴ ｎ、Ｇａ１−、 Ａ
５層２２は、下地のアンドープＧ ａ Ａ ｓ層２１や
上のアンドープＧａ１−ｘＡｕｘＡｓ層３に比べると格
子定数が小さいためにあまり厚くするとミスフィツト転
位を界面に生じてしまうが、厚さ２００人までは転位の
発生は見られなかった。以上のことは、アンドープＩ
ｎ ｙ Ｇ ａ １− ｙ Ａ ｓ層２４の代わりに、
アンドープＧ ａ Ａ、 ５１−２ Ｓ ｂｚ層を用い
た場合も同様であった・ また、上記アンドープＩｎ、Ｇａミニ−Ａ ｓ層２４の
代わりに、アンドープＩｎｙＧａ□−，Ａ ｓ層やアン
ドープＧａＡｓ□−ｚＳｂｚ層を、アンドープＧ ａ
Ａ ｓ層と交互に５０人程度ずつ付けた場合には、総計
１０００人の厚さぐらいまでミスフィツト転位は発生せ
ず、実効シート濃度をさらに増大することができた。
なお、室温での高純度Ｇ ａ Ａ ｓ、ＩｎＡｓ、Ｇａ
Ｓｂの電子移動度はそれぞれ約８５００．３３０００．
５０００ｄ／ｖ−８ｅｃであるから、二次元電子ガス層
５を閉じ込める層（第３図（ａ）の２４）の材料として
は（ＧａＩｎ）Ａｓ混晶の方がＧ ａ （Ａ ｓ Ｓ
ｂ ）よりも有利であることは言うまでもない。
Ｓｂの電子移動度はそれぞれ約８５００．３３０００．
５０００ｄ／ｖ−８ｅｃであるから、二次元電子ガス層
５を閉じ込める層（第３図（ａ）の２４）の材料として
は（ＧａＩｎ）Ａｓ混晶の方がＧ ａ （Ａ ｓ Ｓ
ｂ ）よりも有利であることは言うまでもない。
Ｉ ｎ、Ｇａ１−ｙＡ ｓを用いた場合には、Ｇ ａ
Ａ ｓの場合よりもより高速のＨＥＭＴを実現すること
ができるが、０≦Ｘ≦ ０．２５では、ＩｎＧａＡｓと
Ｇ ａ Ａ ｓとの移動度は大差はない。ｘ＜０．３で
は、ＩｎＡｓの移動度に向かってほぼ直線的に移動度が
上昇するが、格子ミスマツチングも増大するため、Ｉｎ
ＧａＡｓやＧ ａ Ａ ｓ Ｓ ｂをアンドープＧ ａ
Ａ ｓと交互に設ける方が望ましい。
Ａ ｓの場合よりもより高速のＨＥＭＴを実現すること
ができるが、０≦Ｘ≦ ０．２５では、ＩｎＧａＡｓと
Ｇ ａ Ａ ｓとの移動度は大差はない。ｘ＜０．３で
は、ＩｎＡｓの移動度に向かってほぼ直線的に移動度が
上昇するが、格子ミスマツチングも増大するため、Ｉｎ
ＧａＡｓやＧ ａ Ａ ｓ Ｓ ｂをアンドープＧ ａ
Ａ ｓと交互に設ける方が望ましい。
上記のＧ ａ １− ｘ ＡＱ ｘ Ａ ｓ 、 Ｘ
ｎ ｙ Ｇ ａ ｚ −ｙ Ａ ｓ、ＧａＡｓ□−２ｓ
ｂ、の各混晶材料の組成範囲であるが、Ｘ〜０．１〜０
．５、ｙ、ｚ〜０．０５〜０．５が望ましい。
ｎ ｙ Ｇ ａ ｚ −ｙ Ａ ｓ、ＧａＡｓ□−２ｓ
ｂ、の各混晶材料の組成範囲であるが、Ｘ〜０．１〜０
．５、ｙ、ｚ〜０．０５〜０．５が望ましい。
以上述べたのはＦＥＴへの応用であったが、その他に二
次元電子ガスの特性を利用したＣＣＤ（Ｃｈａｒｇｅ
Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の素子に対しても本
発明は有効である。
次元電子ガスの特性を利用したＣＣＤ（Ｃｈａｒｇｅ
Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の素子に対しても本
発明は有効である。
以上説明したように、本発明によれば二次元電子ガスを
用いた高電子移動度の半導体装置を提供することができ
る効果がある。
用いた高電子移動度の半導体装置を提供することができ
る効果がある。
第１図（ａ）は従来の典型的なＨＥＭＴの断面図、第１
図（ｂ）は第１図（ａ）で示したＨＥＭＴのエネルギー
バンド図、第２図（ａ）は従来の改良型ＨＥＭＴの断面
図、第２図（ｂ）は第２図（ａ）で示したＨＥＭＴのエ
ネルギーバンド図。 第３図（ａ）は本発明の実施例のＨＥＭＴの断面図、第
３図（ｂ）は第３図（ａ）で示したＨＥＭＴのエネルギ
ーバンド図である。 １・・・半絶縁性Ｇ ａ Ａ ｓ基板 ２．２１．２３−・・アンドープＧ ａ Ａ ｓ層３．
２２−・・アンドープＧ ａ １− Ｘ Ａｌｌ ｘ
Ａ ｓ層４ ・・・ｎ Ｇ ａ、−ＸＡＩＩＸ Ａ
ｓ層５・・・二次元電子ガス層 ６・・・ソース電極 ７・・・ゲート電極 ８・・・ドレイン電極
図（ｂ）は第１図（ａ）で示したＨＥＭＴのエネルギー
バンド図、第２図（ａ）は従来の改良型ＨＥＭＴの断面
図、第２図（ｂ）は第２図（ａ）で示したＨＥＭＴのエ
ネルギーバンド図。 第３図（ａ）は本発明の実施例のＨＥＭＴの断面図、第
３図（ｂ）は第３図（ａ）で示したＨＥＭＴのエネルギ
ーバンド図である。 １・・・半絶縁性Ｇ ａ Ａ ｓ基板 ２．２１．２３−・・アンドープＧ ａ Ａ ｓ層３．
２２−・・アンドープＧ ａ １− Ｘ Ａｌｌ ｘ
Ａ ｓ層４ ・・・ｎ Ｇ ａ、−ＸＡＩＩＸ Ａ
ｓ層５・・・二次元電子ガス層 ６・・・ソース電極 ７・・・ゲート電極 ８・・・ドレイン電極
Claims (1)
- 【特許請求の範囲】 １、アンドープＧａＡｓ層とアンドープＧａ＿１＿−＿
ｘＡｌ＿ｘＡｓ層（ｘ＞０）とに挟まれた、アンドープ
Ｉｎ＿ｙＧａ＿１＿−＿ｙＡｓ層もしくはアンドープＧ
ａＡｓ＿１＿−＿ｚＳｂ＿ｚ層（ｙ、ｚ＞０）の少なく
とも１層中、またはアンドープＧａＡｓ層とアンドープ
Ｉｎ＿ｙＧａ＿１＿−＿ｙＡｓ層との２層もしくはアン
ドープＧａＡｓ層とアンドープＧａＡｓ＿１＿−＿ｚＳ
ｂ＿ｚ層（ｙ、ｚ＞０）との２層を少なくとも１段有す
る層中に閉じ込められた二次元電子ガスを用いることを
特徴とする半導体装置。 ２、基板として半絶縁性ＧａＡｓ結晶を用いた電界効果
トランジスタを構成することを特徴とする特許請求の範
囲第１項記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123606A JPH07120790B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体装置 |
| DE8585106843T DE3562170D1 (en) | 1984-06-18 | 1985-06-03 | High electron mobility semiconductor device |
| EP85106843A EP0171531B1 (en) | 1984-06-18 | 1985-06-03 | High electron mobility semiconductor device |
| JP5238278A JPH07118540B2 (ja) | 1984-06-18 | 1993-09-24 | 半導体装置 |
| US08/235,155 US5831296A (en) | 1984-06-18 | 1994-04-28 | Semiconductor device |
| US08/450,621 US5837565A (en) | 1984-06-18 | 1995-05-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123606A JPH07120790B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5238278A Division JPH07118540B2 (ja) | 1984-06-18 | 1993-09-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS613464A true JPS613464A (ja) | 1986-01-09 |
| JPH07120790B2 JPH07120790B2 (ja) | 1995-12-20 |
Family
ID=14864769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59123606A Expired - Lifetime JPH07120790B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5831296A (ja) |
| EP (1) | EP0171531B1 (ja) |
| JP (1) | JPH07120790B2 (ja) |
| DE (1) | DE3562170D1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61192256A (ja) * | 1986-01-09 | 1986-08-26 | World Food Kk | 豆腐類または豆乳利用食品用全粒豆乳の製造方法 |
| JPS62276882A (ja) * | 1986-02-14 | 1987-12-01 | Nec Corp | 半導体装置 |
| JPS62293780A (ja) * | 1986-06-13 | 1987-12-21 | Nec Corp | 半導体装置 |
| JPS6466972A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Heterojunction fet |
| JPH01145871A (ja) * | 1987-12-01 | 1989-06-07 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
| JPH01199474A (ja) * | 1988-02-04 | 1989-08-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
| JPH0363507A (ja) * | 1989-08-02 | 1991-03-19 | Hitachi Ltd | 立体形状検出方法 |
| JPH05160162A (ja) * | 1991-12-05 | 1993-06-25 | Nec Corp | 電界効果トランジスタ |
| JPH0690695A (ja) * | 1990-05-08 | 1994-04-05 | Chi-Su So | 繊維豆腐及びその製造方法 |
| JPH06188271A (ja) * | 1992-12-17 | 1994-07-08 | Nec Corp | 電界効果トランジスタ |
| JPH0779031A (ja) * | 1993-09-07 | 1995-03-20 | Showa Denko Kk | 磁電変換素子 |
| US5495115A (en) * | 1993-08-06 | 1996-02-27 | Hitachi, Ltd. | Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU590327B2 (en) * | 1985-09-09 | 1989-11-02 | Sumitomo Electric Industries, Ltd. | Method of growth of thin film layer for use in a composite semiconductor |
| GB2189345A (en) * | 1986-04-16 | 1987-10-21 | Philips Electronic Associated | High mobility p channel semi conductor devices |
| JP2630445B2 (ja) * | 1988-10-08 | 1997-07-16 | 富士通株式会社 | 半導体装置 |
| JP2873583B2 (ja) * | 1989-05-10 | 1999-03-24 | 富士通株式会社 | 高速半導体装置 |
| US5055890A (en) * | 1990-01-25 | 1991-10-08 | The United States Of America As Represented By The United States Department Of Energy | Nonvolatile semiconductor memory having three dimension charge confinement |
| US6444552B1 (en) | 1999-07-15 | 2002-09-03 | Hrl Laboratories, Llc | Method of reducing the conductivity of a semiconductor and devices made thereby |
| JP3421306B2 (ja) * | 2000-07-19 | 2003-06-30 | 富士通カンタムデバイス株式会社 | 化合物半導体装置 |
| JP4672959B2 (ja) * | 2002-12-25 | 2011-04-20 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
| US20060102931A1 (en) * | 2004-11-17 | 2006-05-18 | Thomas Edward Kopley | Field effect transistor having a carrier exclusion layer |
| US10879464B2 (en) * | 2019-01-11 | 2020-12-29 | Microsoft Technology Licensing, Llc | Semiconductor and ferromagnetic insulator heterostructure |
| US11605722B2 (en) * | 2020-05-18 | 2023-03-14 | Teledyne Scientific & Imaging, Llc | Ohmic contact for multiple channel FET |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776879A (en) * | 1980-10-31 | 1982-05-14 | Hitachi Ltd | Semiconductor device |
| JPH06196507A (ja) * | 1984-06-18 | 1994-07-15 | Hitachi Ltd | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4163237A (en) * | 1978-04-24 | 1979-07-31 | Bell Telephone Laboratories, Incorporated | High mobility multilayered heterojunction devices employing modulated doping |
| FR2492167A1 (fr) * | 1980-10-14 | 1982-04-16 | Thomson Csf | Transistor a effet de champ a frequence de coupure elevee |
| DE3279795D1 (en) * | 1981-04-23 | 1989-08-03 | Fujitsu Ltd | High electron mobility semiconductor device |
| DE3480631D1 (de) * | 1983-06-24 | 1990-01-04 | Nec Corp | Halbleiterstruktur mit uebergitter hoher traegerdichte. |
| US4558336A (en) * | 1984-03-02 | 1985-12-10 | The United States Of America As Represented By The Secretary Of The Army | MBE Growth technique for matching superlattices grown on GaAs substrates |
| US4797716A (en) * | 1984-04-04 | 1989-01-10 | The United States Of America As Represented By The United States Department Of Energy | Field-effect transistor having a superlattice channel and high carrier velocities at high applied fields |
| US4665415A (en) * | 1985-04-24 | 1987-05-12 | International Business Machines Corporation | Semiconductor device with hole conduction via strained lattice |
-
1984
- 1984-06-18 JP JP59123606A patent/JPH07120790B2/ja not_active Expired - Lifetime
-
1985
- 1985-06-03 DE DE8585106843T patent/DE3562170D1/de not_active Expired
- 1985-06-03 EP EP85106843A patent/EP0171531B1/en not_active Expired
-
1994
- 1994-04-28 US US08/235,155 patent/US5831296A/en not_active Expired - Lifetime
-
1995
- 1995-05-25 US US08/450,621 patent/US5837565A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776879A (en) * | 1980-10-31 | 1982-05-14 | Hitachi Ltd | Semiconductor device |
| JPH06196507A (ja) * | 1984-06-18 | 1994-07-15 | Hitachi Ltd | 半導体装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61192256A (ja) * | 1986-01-09 | 1986-08-26 | World Food Kk | 豆腐類または豆乳利用食品用全粒豆乳の製造方法 |
| JPS62276882A (ja) * | 1986-02-14 | 1987-12-01 | Nec Corp | 半導体装置 |
| JPS62293780A (ja) * | 1986-06-13 | 1987-12-21 | Nec Corp | 半導体装置 |
| JPS6466972A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Heterojunction fet |
| JPH01145871A (ja) * | 1987-12-01 | 1989-06-07 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
| JPH01199474A (ja) * | 1988-02-04 | 1989-08-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
| JPH0363507A (ja) * | 1989-08-02 | 1991-03-19 | Hitachi Ltd | 立体形状検出方法 |
| JPH0690695A (ja) * | 1990-05-08 | 1994-04-05 | Chi-Su So | 繊維豆腐及びその製造方法 |
| JPH05160162A (ja) * | 1991-12-05 | 1993-06-25 | Nec Corp | 電界効果トランジスタ |
| JPH06188271A (ja) * | 1992-12-17 | 1994-07-08 | Nec Corp | 電界効果トランジスタ |
| US5495115A (en) * | 1993-08-06 | 1996-02-27 | Hitachi, Ltd. | Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same |
| JPH0779031A (ja) * | 1993-09-07 | 1995-03-20 | Showa Denko Kk | 磁電変換素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0171531B1 (en) | 1988-04-13 |
| US5831296A (en) | 1998-11-03 |
| JPH07120790B2 (ja) | 1995-12-20 |
| DE3562170D1 (en) | 1988-05-19 |
| EP0171531A1 (en) | 1986-02-19 |
| US5837565A (en) | 1998-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS613464A (ja) | 半導体装置 | |
| US5241197A (en) | Transistor provided with strained germanium layer | |
| US6472685B2 (en) | Semiconductor device | |
| EP0144242A2 (en) | Compound semiconductor integrated circuit device | |
| JPS63252478A (ja) | 絶縁ゲ−ト型半導体装置 | |
| Mimura | High mobility electrons in selectively doped GaAs/n-AlGaAs heterostructures grown by MBE and their application to high-speed devices | |
| JPH024140B2 (ja) | ||
| JP2611735B2 (ja) | ヘテロ接合ｆｅｔ | |
| JPS62256478A (ja) | 化合物半導体装置 | |
| JPH0312769B2 (ja) | ||
| JPH023937A (ja) | 電界効果型トランジスタ | |
| JPH03187269A (ja) | 半導体装置 | |
| JPS6052060A (ja) | 電界効果トランジスタ | |
| EP0380077A2 (en) | Transistor provided with strained germanium layer | |
| JPH01143270A (ja) | 半導体装置 | |
| JPH06196507A (ja) | 半導体装置 | |
| JPS62211964A (ja) | 半導体装置 | |
| JP2703885B2 (ja) | 半導体装置 | |
| JPH0260225B2 (ja) | ||
| JPS61268069A (ja) | 半導体装置 | |
| JP3158467B2 (ja) | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ | |
| JPH028450B2 (ja) | ||
| JPS61210678A (ja) | 化合物半導体装置 | |
| JPH031546A (ja) | 電界効果トランジスタ | |
| JP2800457B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |