JPS62281037A - メモリデ−タ先読み機能を持つインタフエ−スユニツト - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［発明の目的］ （産業上の利用分野） この発明は、少なくとも一方がページング方式を適用す
る情報処理機器の主メモリ間のデータ転送を行なうイン
タフェースユニットに係り、特にリードアクセスの対象
となる主メモリからデータを先読みする先読み機能を持
つインタフェースユニットに関する。

（従来の技術） 一般に、インタフェースユニットを備えた情報処理シス
テムは、第２図に示すように構成されている。同図にお
いて、１０はインタフェースユニット（以下、ＩＦＵと
称する）であり、情報処理機器２０ａのＣＰＵ２１ｂま
たは情報処理機器２０ｔ）のＣＰＵ２１ｂからデータ転
送要求が与えられると、機器２０ａの主メモリ２２ａと
機器２０ｂの主メモリ２２ｂとの間のデータ転送を行な
うようになっている。このデータ転送は、ＴＦＵｌｏの
制御部１１が、機器２０ａ、２０ｂのシステムバス２４
ａ、　２４ｂとのインタフェースを成すバスインタフェ
ース部１２ａ。

１２ｂをそれぞれ制御することにより行なわれる。

さて、第２図に示すＩＦＵＩＯでは、データ転送速度の
向上を図るために、インクリメント機能を有するアドレ
スレジスタとリードデータを一時格納するバッファメモ
リくいずれも図示せず）をバスインタフェース部１２ａ
、１２ｂにそれぞれ用意し、主メモリ２２ａがリード側
（転送元）である場合にはバスインタフェース部１２ａ
のバッファメモリへ、主メモリ２２ｂがリード側（転送
元）である場合にはバスインタフェース部１２ｂのバッ
ファメモリへ、転送長を意識せずにデータの先読みを行
なうようにしている。このメモリデータ先読み方式によ
れば、メモリリードとメモリライトとを同期して行なう
方式に比べ、データ転送速度の向上が図れる。

しかし、メモリデータ先読み方式では、情報処理機器２
０ａ、２０ｂの少なくとも一方がページング方式を適用
する場合には、ミッシングページが絶対発生することの
ないデータ転送が実現されるように、 ■　ページング方式を適用する情報処理機器は、転送開
始アドレスとして仮想アドレスではなく実アドレスをＴ
ＦＵｌｏに与えてデータ転送を指示する。

■　ＩＦＵＩＯは、１ペ一ジ分のデータ転送を行なう度
に次のページが存在することを確認して次の転送に進む
。

といった手段が必要であった。この手段は、情報処理機
器のＣＰＵがアドレス変換機構（ページング機構）を有
している場合には適用可能であるが、ＣＰＵでなくて主
メモリがアドレス変換機構を有している場合には適用で
きなった。

（発明が解決しようとする問題点） 上記したように従来のメモリデータ先読み機能を持つ従
来のＩＦＵ（インタフェースユニット）は、主メモリ側
にアドレス変換機構を有する情報処理機器には使用でき
ない問題があった。

この発明は上記事情に鑑みてなされたものでその目的は
、メモリデータ先読みを行ないながら、たとえ主メモリ
側にアドレス変換機構を有する情報処理機器であっても
同機器内の主メモリをリード側とする場合のデータ転送
が可能なインタフェースユニットを提供することにある
。

［発明の構成］ （問題点を解決するための手段と作用）この発明によれ
ば、第１情報処理機器の第１主メモリとページング方式
を適用する第２情報処理機器の第２主メモリとの間のデ
ータ転送を行なうインタフェースユニットが提供される
。上記インタフェースユニットには、第２主メモリから
先読みされたデータを一時格納するバッファメモリと、
先読み手段と、フラグ手段と、転送手段とが設けられる
。先読み手段は、上記第１または第２情報処理機器から
データ転送要求が与えられ、同要求により第２主メモリ
から第１主メモリへのデータ転送が指示されている場合
には、第２主メモリからバッファメモリにデータの先読
みを行ない、この先読み中にミッシングページが発生し
た場合には先読み動作を中止する。このミッシングペー
ジ発生はフラグ手段により示される。転送手段は、先読
み手段によりバッファメモリに先読みされたデータを逐
次第１情報処理機器に転送するもので、フラグ手段によ
りミッシングページ発生が示された場合には、このミッ
シングページが発生したアドレスが転送範囲内であるか
否かを、指定転送長６一 のデータ転送が終了する前にバッファメモリが空になっ
たか否かにより調べ、範囲内であればデータ転送を停止
してデータ転送要求機器に異常終了を通知する。上記の
構成によれば、ミッシングページが発生しない転送方式
を適用しなくても、ページング方式のアドレス変換機構
を持つ第２情報処理機器の第２主メモリから第１情報処
理機器の第１主メモリへのデータ転送が可能となる。

（実施例） 第１図はこの発明を適用する情報処理システムのブロッ
ク構成図を示す。同図において、３０はこの発明に直接
関係するインタフェースユニット（以下、ＩＦＩＪと称
する）　、５０ａ、　５０ｂはＩＦＵ３０により相互接
続される情報処理機器である。情報処理機器５０ａ、　
５０ｂは、同機器５０ａ、５０ｂの中心を成すＣＰＵ５
１ａ、５１ｂ、ページング方式のアドレス変換機構を持
つ主メモリ５２ａ、５２ｂおよび入出力機器５３ａ、５
３ｂなどを有している。ＣＰＵ５１ａ、５１ｂ、主メモ
リ５２ａ、５２ｂ、入出力機器５３ａ、５３ｂは、シス
テムバス５４ａ、５４ｂにより相互接続されている。

ＩＦＵ３０において、３１はＩＦＵ３０全体を制御する
制御部、３２ａ、３２ｂは情報処理機器５０ａ、５０ｂ
のシステムバス５４ａ、５４ｂに接続されるバスインタ
フェース部である。制御部３１およびバスインタフェー
ス部３２ａ、３２ｂは、ＩＦＵ３０の内部バス３３によ
り相互接続されている。内部バス３３には、デクリメン
ト機能を有するカウンタ３４が接続されている。

バスインタフェース部３２ａ、３２ｂにおいて、３５ａ
　、　３５ｂ　ＬＬ内部バス３３とシステムバフ、５４
ａ。

５４ｂ間のデータ転送に供されるデータレジスタく以下
、ＤＲと称する）　、３６ａ　、　３６ｂは情報処理機
器５０ａ、５０ｂの主メモリ５２ａ、５２ｂのアドレス
を指定するアドレスレジスタ（以下、ＡＲと称する）　
、３７ａ　、　３７ｂは主メモリ５２ａ、５２ｂからの
リードデータを一時格納するバッファメモリである。

バッファメモリ３７ａ、３７ｂは内部バス３３に接続さ
れている。３８ａ、３８ｂはシステムバス５４ａ、５４
ｂとの間のコマンド送受信、システムバス５４ａ、５４
ｂからのバスエラー受信による制御部３１への割込み発
生、Ａ　Ｒ３６ａ　、　３（ｉｂのカウントアツプ制御
およびバッファメモリ３７ａ、　３７ｂのライト制御等
を行なう制御ロジック、３９ａ、３９ｂは制御ロジック
３８ａ、３８ｂによりセットされミッシングベージが発
生したことを制御部３１に通知するためのフリップフロ
ップ（以下、Ｆ／Ｆと称する）である。

４１は制御部３１からのカウントダウン指示をカウンタ
３４に伝える信号線、４２はカウンタ３４のカウント値
がＯとなったことを制御部３１に通知する信号線である
。４３ａ、４３ｂは制御ロジック３８ａ、３８ｂからの
カウントアツプ指示をＡ　Ｒ３６ａ　、　３６ｂに伝え
る信号線、４４ａ、４４ｂはバッファメモリ３７８゜３
７ｂが満杯（ＦＵＬＬ）となっていることを制御ロジッ
ク３８ａ、３８ｂに通知する信号線、４５ａ。

４５ｂは制御ロジック３８ａ、３８ｂの受信コマンド情
報の制御部３１への伝達、制御部３１からの動作開始指
示、動作停止指示の制御ロジック３８ａ、３８ｂへの伝
達等に供される信号線である。信号線４５ａ。

４５ｂは、制御部３１からのリセット指示をＦ　／　Ｆ
　３９ａ、３９ｂに伝えるための信号線を含んでいる。

次に、第１図の構成の動作を説明する。今、情報処理機
器５０ａ、　５０ｂの一方、例えば情報処理機器５０ａ
のＣＰＵ５１ａからＩＦＵ３０にデータ転送要求が与え
られたものとする。このデータ転送要求は、データ転送
方向、リード側（転送元）メモリの転送開始アドレス（
メモリリード開始アドレス）、転送長、およびライト側
（転送先）メモリの転送開始アドレス（メモリライ１〜
開始アドレス）を含んでおり、情報処理機器５０ａのシ
ステムバス５４ａを介してＩＦＵ３０の制御ロジック３
８ａに供給される。制御ロジック３８ａは、情報処理機
器５０ａからのデータ転送要求を受取ると、その要求内
容を信号線４５ａを介して制御部３１に通知する。なお
、情報処理機器５０ａからの要求では、情報処理機器５
０ａの主メモリ５２ａから情報処理機器５０ｂの主メモ
リ５２ｂへのデータ転送が示されているものとする。

制御部３１は、制御ロジック３８ａからの通知を受取る
と、ＡＲ３６ａにメモリリード開始アドレスを、ＡＲ３
６ｂにメモリライト開始アドレスを、それぞれセットす
る。また制御部３１は、指定された転送長からメモリリ
ード回数を計算してカウンタ３４にセットする。そして
制御部３１は、制御ロジック３８ａに対し信号線４５ａ
を介してメモリリード開始を指示する。これにより制御
ロジック３８ａは、以下に述べる■〜■の手順を繰返し
て主メモリ５２ａからバッファメモリ３７ａへのメモリ
データ先読みを行なう。

■　制御ロジック３８ａは、まずメモリリードコマンド
およびＡＲ３６ａのアドレスを、情報処理機器５０ａの
主メモリ５２ａに対してシステムバス５４ａ経出で出力
する。

■　制御ロジック３８ａは、上記■により主メモリ５２
ａからシステムバス５４ａ上に読出されたデータ（リー
ドデータ）をバッファメモリ３７ａに一時格納する。“ ■　制御ロジック３８ａは、信号線４３ａを介してＡＲ
３６ａをカウントアツプする。

一方、制御ロジック３８ａに対してメモリリード開始を
指示した制御部３１は、バッファメモリ３７ａに先読み
された（主メモリ５２ａからの）データを同バッファメ
モリ３７ａから取出し、バスインタフェース部３２ａの
ＤＲ３５ｂに内部バス３３経出で移す。

そして制御部３１は、制御ロジック３８ｂに対して信号
線４５ｂ経出でメモリライトを指示し、信号線４１を介
してカウンタ３４をカウントダウンする。

制御ロジック３８ｂは、制御部３１からのメモリライト
指示により、メモリライトコマンド、ＡＲ３６ｂのアド
レスおよびＤＲ３５ｂのデータを、情報処理機器５０ｂ
の主メモリ５２ｂに対してシステムバス５４ｂ経出で出
力し、主メモリ５２ｂへの書込みを行なう。

以上の動作の繰返しにより、バッファメモリ３７ａに先
読みされた（情報処理機器５０ａの）主メモリ５２ａか
らのデータが、その読出し順に（情報処理機器５０ｂの
）主メモリ５２ｂに転送される。こ。

の転送中において、制御ロジック３８ａは、バッファメ
モリ３７ａが空状態とならないように上記した先読みを
制御部３１から動作停止指示が与えられるまで繰返す。

さて、上記の先読みによりバッファメモリ３７ａが満杯
となると、その旨が信号線４４ａを介して制御ロジック
３８ａに通知される。この場合、制御ロジック３８ａは
、前記した■の動作、即ち主メモリ５２ａに対するメモ
リリードコマンド並びにアドレスの送出動作を、バッフ
ァメモリ３７ａの満杯状態が解消されるまで、即ちバッ
ファメモリ３７ａに空きが生じるまで、控える。

上記したメモリデータ転送が繰返しされ、やがてカウン
タ３４のカウント値がＯとなると、その旨が信号線４２
経出で制御部３１に通知される。これにより制御部３１
はデータ転送の終了を判断し、信号線４５ａ、４５ｂを
介して制御ロジック３８ａ、３８ｂに動作停止を指示す
る。

以上は、データ転送中にミッシングページが発生しなか
った場合である。

次に、データ転送中にミッシングページが発生した場合
の動作を説明する。制御ロジック３８ａは、主メモリ５
２ａからの通知によりミッシングページ発生を検出する
と、Ｆ／Ｆ３９ａをセットする。Ｆ／）”３９ａのセッ
ト出力は制御部３１に供給され、ミッシングページ発生
が通知される。制御部３１は、ミッシングベージが発生
したアドレスが転送範囲内か否かを調べるため、前記し
たデータ転送を続ける。そして、カウンタ３４のカウン
ト値がＯとなる前にバッファメモリ３７ａが空になると
、制御部３１はミッシングページが発生したアドレスが
転送範囲内であるものと判断し、データ転送を要求した
情報処理機器５０ａのＣＰＬＩ５１ａに対して制御ロジ
ック３８ａおよびシステムバス５４ａを介して異常終了
割込みとミッシングページ発生のステータスを返す。こ
れに対し、バッファメモリ３７ａが空になる前にカウン
タ３４のカウント値がＯとなると、制御部３１はミッシ
ングベージが発生したアドレスは転送範囲外であるもの
と判断し、データ転送を要求した情報処理機器５０ａの
ＣＰ　Ｌｌ　５１ａに対して制御ロジック３８ａおよび
システムバス５４ａを介して正常終了割込みを返すと共
に、Ｆ／Ｆ３９ａをリセットする。

なお、前記実施例では、情報処理機器５０ａ。

５０ｂがいずれもページング方式を適用している場合に
ついて説明したが、いずれか一方がページング方式を適
用している場合にも応用できることは勿論である。

［発明の効果］ 以上詳述したＪ：うにこの発明によれば、メモリデータ
先読み中にミッシングページが発生しても対応するアド
レスが転送覇囲内であるか否かが検出できるので、たと
えメモリデータ先読みの対象となる情報処理機器の主メ
モリ側にアドレス変換４１１１構が用意されている場合
でも、この情報処理機器の主メモリから他の情報処理機
器の主メモリへのデータ転送に対処することができる。

【図面の簡単な説明】

第１図はこの発明を適用する情報処理システムの一実施
例を示すブロック構成図、第２図は一般的なインタフェ
ースユニットを備えた情報処理システムのブロック構成
図である。 ３０・・・インタフェースユニツＩ−（ＩＦＬＪ）、３
１・・・制御部、３２ａ、３２ｂ・・・バスインタフェ
ース部、３４・・・カウンタ、３６ａ　、　３６ｂ・・
・アドレスレジスタ（ＡＲ）　、３７＆、　３７ｂ、、
、バッファメモリ、Ｈａ。 ３８ｂ・・・制御ロジック、３９ａ、　３９ｂ・・・フ
リップフロップ（Ｆ／Ｆ、フラグ手段）。

Claims (2)

【特許請求の範囲】
1. （１）第１情報処理機器の第１主メモリとページング方
   式を適用する第２情報処理機器の第２主メモリとの間の
   データ転送を行なうインタフェースユニットにおいて、
   上記第２主メモリから先読みされたデータを一時格納す
   るバッファメモリと、上記第１または第２情報処理機器
   から与えられ上記第２情報処理機器から上記第１情報処
   理機器へのデータ転送を指示するデータ転送要求により
   上記第２主メモリから上記バッファメモリにデータの先
   読みを行ない先読み中にミッシングページが発生した場
   合には先読み動作を中止する先読み手段と、上記ミッシ
   ングページ発生を示すフラグ手段と、上記バッファメモ
   リに先読みされたデータを逐次上記第１情報処理機器に
   転送する転送手段であって、上記フラグ手段によりミッ
   シングページ発生が示された場合に同ミッシングページ
   が発生したアドレスが転送範囲内であるか否かを指定転
   送長のデータ転送が終了する前に上記バッファメモリが
   空になったか否かにより調べ、範囲内であればデータ転
   送を停止してデータ転送要求機器に異常終了を通知する
   転送手段とを具備することを特徴とするメモリデータ先
   読み機能を持つインタフェースユニット。
2. （２）上記転送手段は、上記バッファメモリが空になる
   前に指定転送長のデータ転送を終了した場合にはミッシ
   ングページが発生したアドレスが転送範囲外であるもの
   としてデータ転送要求機器に正常終了を通知するように
   構成されていることを特徴とする特許請求の範囲第１項
   記載のメモリデータ先読み機能を持つインタフェースユ
   ニット。