JPS6228805A - プログラム発振器内蔵の調節計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プログラム発振器を内蔵するデジタル制御
方式の調節計に係シ、特に、プログラムパターンの任意
の時刻に所定時間の聞出力するタイムイベント機能を、
よシ使用し易いものとするプログラム発振器内蔵の調節
計に関する。

〔従来の技術〕

近年、諸工業における熱処理工程で炉内の温度を自動的
にル１」御する際などに、予め記憶てれたプログラムパ
ターンに従って各時間に対応した所定の設定値データを
出力するプログラム発振器を備え、この設定値と被制御
量を示すデータとから操作′ｊｋをデジタル演算処理し
、この演算結果に応じて制御を行う調節計が多く使用さ
れるようになっている。

このプログラム発振器を内蔵する調節計においては、調
節計に接続されるシーケンス調節計喀の外部機器に対し
て便Ａ・）；なようにと、各種のイベントを出力するイ
ベント機能が装備されている。このイベント機能の代表
的なものとして、第７図に示すように、所定のセグメン
トでの所定の時間になったときタイムイベント出力チャ
ンネルが□出力信号を送出するタイムイベント機能があ
る。

従来のプログラム発振器内蔵の調節計では、このタイム
イベント機能では、１つのタイムイベント出力チャンネ
ルには、１つのセグメントで１回のタイムイベントが設
定可能になっている。これは、１つのタイムイベント出
力チャンネルにつき、ソフト的な１つの時間カウンタを
もたせる構成がとられているからである。

〔発明が解決すべき問題点〕

従来のプラグラム発低器内蔵の調節計は以上のように構
成されているので、従来プログラム発振器内蔵の調節計
に適用されるプロセスの処理工程によっては、１つのセ
グメント内で、１つのタイムイベント出力チャンネルに
複数回のタイムイベントを設定させたいという要求があ
るものの、この要求を満足させることは次のような問題
点があった、その要求を実現するには、複数のタイムイ
ベント出力チャンネルを使用し、これらの出力を外部Ｏ
Ｒ回路で受ける回路を構成して実現していた。このよう
な回路構成では複数のタイムイベント出力チャンネルを
使用しておυ、プログラム調節計の構成が複雑化し、高
価となるばかシか発振器内蔵の調節計の適用範囲を狭め
てしｔうなどの問題点があった。

この発明は上述の問題点を解消するためになされたもの
で、１つのイベント出力チャンネルから１セグメント内
で設定された複数のタイムイベントに応じた出力を得る
ことのできる回路構成が簡単、廉価しかも適用範囲の広
いプログラム発振器内蔵の調節計を得ることを目的とす
る。

〔発明の概要〕

上述の目的を達成するために、この発明はソフト的な時
間カウンタ領域をタイムイベント出力チャンネルとは別
に用意シ、プログラム実行時の記憶されたプログラムパ
ターンを読み出すときに、タイムイベントが設定してあ
れば、タイムイベント出力チャンネルとは関係なしに読
み出した順に時間カウンタ領域のカウンタを割シあてて
いくように構成するものであって、従って同一タイムイ
ベント出力チャンネルのタイムイベントが同一セグメン
ト内に複数設定されていても、各々が時間カウンタを確
保できるため、各々のカウンタが動作することが可能と
なるものである。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。

第４図はこの発明のハードウェア構成の一実施例を示し
、図において、１はプログラム発振器内蔵の調節計であ
υ、以下に述べる構成要素から構成されている。２は制
御対象の状態の検出値（ｐｖ値）を入力する入力回路部
、３は入力回路部２によシ処理されたｐｖ値をアナログ
−デジタル（Ａ／Ｄ）変換するＡ／Ｄ変換部である。４
は中央処理装置（ＣＰＵ）、５はリードオンメモリ（Ｒ
ＯＭ）、６はランダムアクセスメモリ（ＲＡＭ）であシ
、パスラインによシ相互に接続されマイクロコンビエー
タを構成している。ＲＯＭ　５にはＣＰＵ４を制御する
プログラムが書込まれておｆｉ、ＣＰＵ４はＲＯＭ　５
のプログラムに従って後述する第５図に示されるフロー
チャー）Ｋ沿って動作する。ＲＡＭ　６は一時メモリで
あって、プログラミングされたプログラムパターンを記
憶したシ、上述のｐｖ値と設定値（ｓｐ値）から制御演
算を行う際の演算データが格納される。７は制御演算サ
イクルになるとＣＰＵ４にその旨を仰らせる定周期タイ
マ一部であシ、ＣＰＵ　４はこの指定により、ＲＯＭ５
のプログラムに従って動作処理する。８はプログラムパ
ターン、イベント機能等を外部から設定するためのキー
ボード部であり、入力信号はキーボード制御５８１Ｌを
介してＣＰＵ　４に入力される。９は制御部カナヤンネ
ルの出力回路となるデジタル−アナログ（Ｄ／Ａ）変換
部であｐ、ＣＰＵ４によシＳＰ値とｐｖ値とに基づいて
制御演算された操作ｊｉ（ＭＶ値）はこのＤ／Ａ変換部
９を介して不図示の操作端に出力される。１０はタイム
イベント出力チャンネルの出力回路部であり、この出力
回路部１０を介して外部機器にタイムイベント状態を出
力することになる。なお、この実施例ではタイムイベン
ト出力チャンネル数をＮＩＩＬ１〜ｌ＠１０迄の１０個
としたが、この数は任意であってもよい。１１は表示器
制御部、１２は表示器である。

なお、プログラム発信器を内蔵するデジタル制御方式の
ｖ４ｍ計１の機能は、ユーザが行う後述の第５図に示す
ようなプログラムパターンと各種のイベントの設定を行
うプログラミングを受付けるプログラミング機能と、こ
ｎによシ設定されたプログラムを実行するプログラミン
グ実行機能とからなる。ここでイベントがタイムイベン
トであるときには、プログラムパターンの任意のセグメ
ントにタイムイベント出力チャンネル番号と、タイムイ
ベント開始時間、終了時間が指定される。

第５図は、第４図に示したプログラム発振器内蕨の調節
計１が実行するフローチャートを示している。このフロ
ーチャートはステップ人、ステップＢを除き従来技術と
変わる所はない。すなわち、定周期タイマ一部Ｔが指定
する制御演算周期になるとＣＰＵ４は前回の制御演算周
期との間に入力されたキー操作を判読しこれを処理する
とともに、セグメント時間をカウントし、プログラミン
グ機能で設定された実行中のプログラムパターンのセグ
メントのタイムイベント処理を行う。そして、ＣＰＵ　
４は制御演算を行いＭＹ値を求めてＤ／Ａ変撲部９を介
して操作端に出力する。セグメントが終了すれば、次の
セグメントデータのＳＰ値とイベント設定を読み出し、
以下、同様に実行する。

次に、この発明の特徴部であるプログラミング実行機能
で使われるタイムイベントのための時間カウンタについ
て説明する。この時間カウンタは、タイムイベント出力
チャンネルの出力回路部１０とは別にＲＡＭ　ａ上に第
３図のように構成される。

すなわち、時間カウンタの＃４成は１つのタイムイベン
ト出力チャンネルにつき１つのソフト的な時間カウンタ
をもたせるのではな（、ＲＡＭ５上に１つのタイムイベ
ント出力チャンネルにつき複数の時間カウンタの機能を
もたせる時間カウンタ領域を設けるのである。

第５図のフローチャートにステップＢとして示した「次
のセグメントデータの読み出し」のステップにおいて、
次のセグメントに、予めツーログラミング機能でタイム
イベントが設定されているならば、ＣＰＵ４は、プログ
ラミングされたタイムイベントのタイムイベント出力チ
ャンネル番号とオン時間とオフ時間を、この時間カウン
タ領域の空領域に順次に設定する。このように、時間カ
ウンタ領域にタイムイベント出力チャンネルとは関係な
くタイムイベント処理のためのデータを時間カウンタと
して設定させることから、１つのセグメントに複数のタ
イムイベント処理をもたせることが可能となる。

このステップＢのフローチャートの詳細を第２図に示す
。ＲＡＭ　６からＳＰ値のデータを読込み（ステップＢ
１）、ＲＡＭ６のカウンタ領域Ｉ（Ｉ＝１．２．・・・
、Ｎ）の内でＩ＝１にイニシャライズする（ステップＢ
２）。

タイムイベントの設定はあるか否かを判断しくステップ
Ｂ３）、否定判断ならば終了となシ、肯定判断ならばカ
ウンタ領域で使われていない部分の領域を捜す（ステッ
プＢ４）、カウンタ領域の空領域はあるか否かを判断し
くステップ８５）、否定判断ならば表示器１２にエラー
表示する（ステップＢ６）。ステップＢ５で肯定判断し
た場合には、工＝１のカウンタ領域にタイムイベント出
力チャンネル番号、オン時間、オフ時間をセットする（
ステップＢ７）。次に、工に１を加えて（ステップＢ８
）新たな工として上述と同じ動作をステップＢ３から行
なう。以上のことを繰返しタイムイベントの設定がなく
なる迄もしくは、空領域がなくなる迄行なう。ここでス
テップＢ６でのエラー表示は、時間カウンタ領域が満杯
となって、すべてのタイムイベントの時間カウンタの設
定が不可能となったとき表示させるものである。

次に、このように設けられた時間カウンタ領域に設定さ
れたタイムイベント処理の詳細を第１図をもって説明す
る。このタイムイベント処理は、第５図の（４）として
示されたものであシ、プログラミング実行機能段階で実
行される処理である。

定周期タイマ一部７が指定する制御演算周期でタイムイ
ベント処理（ステップＡ）に達すると、ＣＰＵ　４は時
間カウンタ領域をアクセスするための変数を初期値にセ
ットする。まず、時間カウンタエをニー１にセットし、
時間カウンタの数を例えば第３図のようにＮ個の場合に
はＮを設定する（ステップＡＩ）。

時間カウンタ１１例えばＩ＝１のオン時間からΔＴの時
間を差引き新たなオン時間として更新する（ステップＡ
２）。この更新したオン時間がＯか正の値かを判断する
（ステップＡ３）。ステップＡ３でＯと判断した時には
、プログラミングで設定されたオン時間に達したことに
なるので、イベント出力チャンネル番号をＲＡＭ６から
読出し、出力回路部１０の当該イベント出力チャンネル
にオン信号を出力・する（ステップＡ４）。

ステップＡ４からステップＡ５に進み、また、ステップ
Ａ３で否定判断、すなわち、更新したオン時間が正値な
らばまだオン時間に達していないとして次ステツプＡ５
に進む。

ステップＡ５では、時間カウンタｌのオフ時間からΔＴ
の時間を差引きオフ時間を更新する（ステップ人５）。

この更新したオフ時間がＯか正値かを判断する（ステッ
プＡ６）。ステップＡ６で０と判断したときには、プロ
グラミングで設定した時間カウンタエのオフ時間に達し
たことになるので、出力回路１０の当該イベント出力チ
ャンネルにオフ信号を出力する（ステップＡ７）。ステ
ップＡ７の次に次ステップ八８に進み、また、ステップ
八６において時間力ウンタエの更新したオフ時間が正値
と判断した場合には、未だ、オフ時間に達していないの
でそのま＼次ステツプ八８に進む。工にｌｙｋ：加えて
工を更新する（ステップＡ８）。ＩとＮの大きさを比較
しくステップＡ９）、更新したＩがＮよす太きければ、
工が１からＮ迄の１ル一プ行なったので一連の動作を終
了し、工がＮ以下ならば、まだタイムイベント処理して
いないカウンタ領域の時間カウンタ例えば時間カウンタ
ＮがあるのでステップＡ２に戻υ、上述の動作を繰返す
。この工が１からＮ迄の１ループは時間Δτ内に行なわ
れる。

時間カウンタ領域に第３図に示したように設定されてい
るすべての時間カウンタＩ（Ｉ＝１．２゜・・・、Ｎ）
についての上述の１ループの処理が制御周期毎すなわち
定周期カウンタ７の１周期の時間ΔＴ毎に繰返されて実
行され、タイムイベント処理（ステップＡ）が行なわれ
る。

なお、上述の説明で、ステップＡ６においてオフ時間に
達したことが判断されたカウンタ内容は時間カウンタ領
域から除去され、この時間カウンタ領域には新たなタイ
ムイベントの時間カウンタとして使用できるようになる
。重要なことには時間カウンタＩ（Ｉ＝１．２．・・・
、Ｎ）の内で、複数個の時間カウンタのイベント出力チ
ャンネル番号を同一としとけば１セグメント内に出力回
路部１０の同一のタイムイベント出力チャンネルから複
数のタイムイベントを出力可能となる。

第６図に訃いて、ソークセグメント■で５分間隔でブザ
ーを鳴らしたい場合、ソークセグメント■の開始から５
分後、１０分後、１５分後、２０分後にオン／オフする
ように第３図に示した時間カウンタ領域に設定すること
は可能でしかもタイムイベントチャンネル番号を同一と
し出力部１０のタイムイベント出力チャンネルを１つだ
け例えばタイムイベント出力チャンネル随１を用いてソ
ークセグメント■の開始から５分後、１０分後、１５分
後、２０分後にオン／オフ信号Ｓを出力することが可能
となる。

〔発明の概要〕

以上説明したように、この発明によれば１セグメント内
に１つのタイムイベント出力チャンネルから設定された
複数のタイムイベントに応じた出力を得ることができる
ので、タイムイベント出力チャンネルの数を増さなくと
もよいのでそれだけ回路構成が簡単且つ廉価となシしか
もプログラム発振器内蔵の調節計の適用範囲が広がる効
果がおる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す１ステツプのフロー
チャー１−１ｆｆｉ２図はこの発明の一実施例を示す１
ステツプのフローチャート、第３図はこの発明の一実施
例の時間カウンタ領域の内容を示す説明図、第４図はこ
の発明の一実施例のハードウェア構成を示すプＴＲＩツ
ク因、箒５図はこの発明の一実施例の全体のフローを示
すフローチャート、第６図はこの発明の一実施例のタイ
ムイベントを説明するための説明図、第７図は従来のタ
イムイベントチャンオルの説明図である。 図において、１はプログラム発掻器内蔵の調節計、２は
入力回路部、３はＡ／Ｄ変換部、４はＣＰＵ。 ５はＲＯＭ、６はＲＡＭ、７は定周期タイマ一部、８は
キーボード、９はＤ／Ａ変換部、１０は出力回路部。 特許出願人　　山武ハネウェル株式会社代理人　弁理士
　　１）　　澤　　博　　昭（外２名） 第１　図 −一一一一一アロブラ４４１習Ｒ分トーー−一手続補正
書（自発） １．事件の表示　　　特願昭　６０−１６７４９２号２
、発明の名称 プログラム発振器内蔵の調節計 ３、補正をする者 名　称（６６６）山武ハネウェル株式会社６２．迫・し
＝　、） ５、補正の対象 （１）明細書の特許請求の範囲の欄 （２）明細書の発明の詳細な説明の欄 （３）図面 ６、補正の内容 （１）特許請求の範囲を別紙の通り補正する。 （２）明細書第６頁１８行目に「第５図」とあるのを「
第６図」と補正する。 （３）　　明細書第１０頁１８行目に「時間カウンタＩ
、」とあるのを「次に、時間カウンタＩのオン時間がＯ
か否かを判断する（ステップＡ１′）。オン時間がＯＫ
なっていればステップＡ２には進まず、ステップＡ４’
に進む。続いて、時間カウンタＩ、」と補正する。 （４）明細書第１１頁７行目から同頁１０行目迄に「ス
テップＡ４から・・・Ａ５に進む。」とあるのを「ステ
ップＡ４からステップＡ４’に進み、ここで時間カウン
タＩのオフ時間がＯか否かを判断する（ステップＡ４′
）。オフ時間がＯＫなっていればステップＡ５には進ま
ず、ステップ八８に進む。」と補正する。 （５）明細書箱１３頁１９行目の「〔発明の概要〕」を
「〔発明の効果〕」と補正する。 （６）第１図を別紙の通り補正する。 （７）第２図を別紙の通り補正する。 （８）第３図を別紙の通り補正する。 ７、　添附書類の目録 （１）補正後の特許請求の範囲を記載した書面１通 （２）補正後の第１図を記載した書面　　　１通（３）
補正後の第２図を記載した書面　　　１通（４）補正後
の第３図を記載した書面　　　１通以上 補正後の特許請求の範囲 タイムイベント機能を有するとともにタイムイベント状
態を出力するイベント出力回路を有するプログラム発信
器内蔵の調節計において、予めプログラムされたタイム
イベントデータであるイベント出力回路番号とオン時間
とオフ時間を読取るタイムイベントデータ読取手段と、
このタイムイベントデータ読取手段で読取られたタイム
イベントデータを格納する時間カウンタ格納手段と、上
記タイムイベントデータをこの時間カウンタ格納手段に
割付ける時間カウンタ割付手段と、上記プログラム発信
器の発する定周期の制御サイクル毎に上記時間カウンタ
格納手段に格納されるタイムイベントデータのオン時間
とオフ時間を所定時間単位だけ減算する時間減算手段と
、上記時間カウンタ格納手段に格納されるタイムイベン
トデータのオン時間とオフ時間の正とゼロの値に従って
タイムイベントデータのイベント出力回路番号の指定す
るイベント出力回路にタイムイベント状態を出力するタ
イムイベント状態出力手段とを具備してなるプログラム
発信器内蔵の調節計。

Claims (1)

【特許請求の範囲】
1. タイムイベント機能を有するとともにタイムイベント状
   態を出力するイベント出力回路を有するプログラム発振
   器内蔵の調節計において、プログラムパターンの所望す
   るセグメントで複数の設定されたタイムイベントに応じ
   た出力を上記イベント出力回路の１つから出力可能にし
   たことを特徴とするプログラム発振器内蔵の調節計。