JPH0242507A - Ｐｃ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＰＣ（プログラマブル・コントローラ）装置に
関し、特にサイクリックスキャン方式で動作するＰＣ装
置に関する。

〔従来の技術〕

従来用いられたサイクリックスキャン方式のＰＣ装置に
おいては、外部の入出力信号に１対１に対応する内部メ
モリを有しており、スキャン周期毎に内部メモリへ外部
信号の状態を読み取り、内部メモリに対して演算を行っ
たのち、内部メモリに残された演算結果に従って外部信
号を更新していた。

〔発明が解決しようとする課題〕

従来方式のＰＣ装置においては、信号状態を記憶するた
めの内部メモリが一組しか存在しなかった。したがって
、現在のスキャン周期と前回のスキャン周期との双方の
信号状態に基づいて今回の出力を決定しようとするよう
な、時間経過に沿う信号状態の変化を意識したプログラ
ムを作成しようとすると、スキャン周期毎の信号状態を
次回の演算のために他の内部メモリに記憶する等の処理
を、プログラム側で特に意識して行わなければならなか
った。そのためプログラムが複雑となり、プログラムの
作成や保守上好ましくないという問題点があった。

本発明はこのような点に鑑みてなされたものであり、時
間経過を含む論理を簡単にプログラムできるＰＣ装置を
提供することを目的とする。

〔課題を解決するための手段〕

本発明では上記課題を解決するために、サイクリックス
キャン方式のＰＣ装置において、現在のスキャン周期に
おける信号状態に加えて、過去のスキャン周期と将来の
スキャン周期との双方又はそのいずれかの所定回数のス
キャン周期の信号状態がともにメモリに記憶され、 前記メモリへの前記記憶内容がユーザプログラムから個
々に参照され得ることを特徴とするＰＣ装置、 が提供される。

〔作用］ プロセッサの内部にマスクレジスタとインデクスレジス
タとが用意され、マスクレジスタには信号を記憶すべき
回数がセットされる。また、インデクスレジスタは、０
からマスクレジスタにセットされた値までの範囲を指し
示すように、１スキヤン毎に自動的に加算される。

そして、ユーザプログラムの命令中に指示されたアドレ
ス部を解釈する際、そのアドレス部とマスクレジスタと
インデクスレジスタとの演算によって実効アドレス、す
なわち実際に参照すべきアドレスを決定する。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第１図に本発明のＰＣのハードウェアのブロック図を示
す。図において、１は全体を制御するためのプロセッサ
であり、インデクスレジスタ２（以下、ＩＲと記す）と
マスクレジスタ３（以下、ＭＲと記す）とを含む。４は
ＲＯＭであり、システムプログラム５等を格納している
。６はＲＡＭであり、ユーザプログラム７、入力信号メ
モリ８、出力信号メモリ９等を格納している。

１０はプログラマ用インタフェースであり、プログラマ
１１とハス１２とを接続している。１３は入力回路であ
り、外部からの信号を受け、信号レヘルを変換してパス
１２へ伝送する。１４は出力回路であり、内部からの出
力信号を外部へ出力する。

第２図はプログラムの一例の動作結果を示したタイムチ
ャートである。図に示したように本例では、人力信号■
１が現在ＯＮであってしかも前回のスキャン周期（１１
−１）と前々回のスキャン周＃Ｊ４（１１−２）とにお
いて共にＯＮであった場合にのみ出力信号ＱｌをＯＮと
する。すなわち、ＯＮ状態が３回続いた場合にのみ出力
をＯＮとする一種のフィルタとして作動する。

第３図はプログラムの一例であり、上述のフィルタの機
能を二−モニック言語で表示したものである。

このプログラムは、第４図に示された各ステ。

プ１６ビツトの命令コードに変換される。ここで、命令
コードの上位２ビツト（ビット１４．１５）は命令の種
類を示し、次の１ビツト（ピント１３）は参照する信号
が入力であるか出力であるかを示す。残り１３ビツトの
アドレス部（ＡＲ）で信号アドレスを示す。アドレス部
（ＡＲ）のうちＭＲに相当する下位２ビツト（ビット０
．１）は過去から現在に至るまでのどのスキャン周期の
信号であるかを示し、残り１１ビツト（ビット２〜１２
）で信号番号を示す。

第５図はＭＲとＩＲとの構成を示す図であり、ＩＲは０
からＭＲで示された値までの範囲を周期的に指示するよ
うに１スキヤン毎に１ずつ加算される。すなわち、ＩＲ
は０Ｏ１０１，１０，１１と変化し、１１の次にはＯＯ
に戻る。

第６図（ａ）、（ｂ）、（ｃ）及び（ｄ）に入力信号メ
モリ（ＩＭ）の状態変化の説明図を示す。

ＩＲが周期的に変化するのに応じて、命令中で参照され
た信号アドレスと入力信号メモリ上の実効アドレスとの
対応が第６図（ａ）から第６図（ｄ）へと順次変化し、
第６図（ｄ）の次には再び第６図（ａ）に戻る。

第７図は実効アドレス演算方式を示す図である。

この例では図に示した手順によって、ＩＲとＭＲとＡＲ
とから実効アドレスとして５が求められる。

プロセッサは、入力信号メモリ（［Ｍ）の（５）を参照
し、ＩＲが１０であるから、第６図から明らかなように
、前回のスキャン周期における入力１１の状態（１１−
１）が演算に使用される。

この実施例においては、単一のメモリ領域が四つの区画
に分割されて使用され、現在のスキャン周期における信
号状態に加えて３回前までのスキャン周期における信号
状態が記憶されており、その記憶内容を個々にユーザプ
ログラムから参照することが出来る。

尚、本実施例においてはアドレス部（ＡＲ）の下位２ビ
ツトの二進数００．０１．１０．１１をそれぞれ０、−
３、−２、−１というように負数として解釈したので、
過去のスキャン周期の信号状態を参照することとなった
。

しかし、これらの二進数を０、＋１、＋２、＋３という
ように正数として解釈すれば、将来の数スキャン分の信
号状態を指示することが出来る。

これは、成る信号の立ち上がりを捉えて次のスキャンに
て他の信号をＯＮにするというように、将来のスキャン
時の出力結果をプログラムするのに有効である。

更に、前記の二進数０Ｏ１０１，１０，１１を０、＋１
、−２、−１と解釈し、前々回から次回までのスキャン
周期の信号状態として参照することも可能である。

また、本実施例におけるＭＲのビット数は２であったが
、１を設定するＭＲのビット数を１．２．３、・−・と
増すに従って、信号状態を記憶出来る回数が２回、４回
、８回、−・と増し、必要な回数に設定可能である。

その上、本発明のＰＣ装置は、ＭＲの全てのビットにＯ
を設定することにより、従来のＰＣ装置と同様の動作を
させることが可能である。

〔発明の効果〕

以上説明したように本発明では、過去から将来までにわ
たる必要なだけの回数の信号状態を記憶し、その記憶内
容を容易に参照し得るように構成したので時間経過によ
る信号状態の変化を踏まえたプログラムが必要な場合に
、プログラムの作成と保守とが容易となる。

【図面の簡単な説明】

第１図は本発明の一実施例のＰＣ装置のハードウェアの
ブロック図、 第２図はプログラムの一例のタイムチャート、第３図は
プログラムの一例を示す図、 第４図は第３図のプログラム例の命令コードを示す図、 第５図はマスクレジスタ（ＭＲ）とインデクスレジスタ
（ＩＲ）との構成を示す図、 第６図（ａ）、（ｂ）、（ｃ）及び（ｄ）は入力信号メ
モリ（ＩＭ）の状態変化を示す図、第７図は実効アドレ
ス演算方式を示す図である。 プロセッサ インデクスレジスタ（ＩＲ） ・・マスクレジスタ（ＭＲ） ・ＲＯＭ ・システムプログラム ・−ＲＡＭ ・−ユーザ・プログラム −・入力信号メモリ（ＩＭ） −・出力信号メモリ ー・・・プログラマ用インタフェース ・・−プログラマ −・ノマス ・−入力回路 ２−−−−・・−−−一−・ ３−・・・・− ４−−−−一・ ５−−−−・・ ６−−−−−・ ７・・−−−〜・・・ ８・−−−−・−−−−・ ９−−−・−・−・ １０−・・・ １１−−−−・−−−−・ １２−・−・ １３−・・−・ ・・・−出力回路

Claims (2)

【特許請求の範囲】
1. （１）サイクリックスキャン方式のＰＣ装置において、 現在のスキャン周期における信号状態に加えて、過去の
   スキャン周期と将来のスキャン周期との双方又はそのい
   ずれかの所定回数のスキャン周期の信号状態がともにメ
   モリに記憶され、 前記メモリへの前記記憶内容がユーザプログラムから個
   々に参照され得ることを特徴とするＰＣ装置。
2. （２）前記メモリが、単一のメモリ領域を、信号状態を
   記憶すべきスキャン周期の回数に応じた数の区画に分割
   されて使用されることを特徴とする特許請求の範囲第１
   項記載のＰＣ装置。