JPS62293771A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62293771A JPS62293771A JP61137750A JP13775086A JPS62293771A JP S62293771 A JPS62293771 A JP S62293771A JP 61137750 A JP61137750 A JP 61137750A JP 13775086 A JP13775086 A JP 13775086A JP S62293771 A JPS62293771 A JP S62293771A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- electrode metal
- manufacturing
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
［産業上の利用分野］
この発明は、半導体装置、特にサイリスタのゲートーカ
ンード間逆耐圧特性の歩留り、製品の信頼性の向上を図
り得る半導体装置の製造方法に関する。
ンード間逆耐圧特性の歩留り、製品の信頼性の向上を図
り得る半導体装置の製造方法に関する。
［従来の技術］
従来のこの種の半導体装置の製造方法によって製造され
たサイリスタの構造を第２図に示す。
たサイリスタの構造を第２図に示す。
図において、シリコン半導体基板１にはＰＥ層２− Ｎ
ｏ層３−ＦＢ層４−ＮＥ層５の４層構造のサイリスタ
が作り込まれている。
ｏ層３−ＦＢ層４−ＮＥ層５の４層構造のサイリスタ
が作り込まれている。
このシリコン半導体基板１の一方の主面側には、絶縁膜
（Ｓ＋０２！５り ６の所定の位置に窓明けが施こされ
、それぞれの窓明は位置にカソード電極金属７、ゲート
電極金属８が設けられている。
（Ｓ＋０２！５り ６の所定の位置に窓明けが施こされ
、それぞれの窓明は位置にカソード電極金属７、ゲート
電極金属８が設けられている。
上記の各電極金属７．８上には、ワイヤボンデングによ
°リカソードリード線９、ゲートリード線１０が固着さ
れている。
°リカソードリード線９、ゲートリード線１０が固着さ
れている。
一方、シリコン半導体基板１の他方の面、すなわち、Ｐ
Ｅ層層側側設けたアノード電極金「ｌｌと金属ベース板
１２とが、はんだ等により固着されている。また、２８
層４とＮ８層３の接合面の近傍は所謂グループエッチと
称される溝堀りが施され、この溝１３にガラス層１４が
付着されている。
Ｅ層層側側設けたアノード電極金「ｌｌと金属ベース板
１２とが、はんだ等により固着されている。また、２８
層４とＮ８層３の接合面の近傍は所謂グループエッチと
称される溝堀りが施され、この溝１３にガラス層１４が
付着されている。
次に、上記の構造のサイリスタの製造工程を第３図を参
照して説明する。
照して説明する。
まず、第３図の製造工程（Ａ）において、シリコン半導
体基板１内に公知の方法でｐ ＥＢ ２゜ＮＢ暦３、Ｐ
ａ層４．ＮＥ層５の各層を形成する。
体基板１内に公知の方法でｐ ＥＢ ２゜ＮＢ暦３、Ｐ
ａ層４．ＮＥ層５の各層を形成する。
次に、シリコン半導体基板１の一方の主面側のＮ８層３
と２８層４との接合部近傍において、絶縁膜６およびシ
リコン半導体基板１をフォトリソ技術およびエツチング
技術により図示のように掘り込み除去し、溝１３を形成
する。
と２８層４との接合部近傍において、絶縁膜６およびシ
リコン半導体基板１をフォトリソ技術およびエツチング
技術により図示のように掘り込み除去し、溝１３を形成
する。
次いで、製造工程（Ｂ）に示すように、上記の工程を経
て形成された溝１３内に電着法等によって所定の厚さに
なるまでガラスを付着させ、その後、その付着ガラスを
加熱焼成して溝１３内にガラス層１４を図示のように形
成する。この場合、ガラス電着工程中に、絶縁［１３上
にも無数のガラス粒子１５が付着する。
て形成された溝１３内に電着法等によって所定の厚さに
なるまでガラスを付着させ、その後、その付着ガラスを
加熱焼成して溝１３内にガラス層１４を図示のように形
成する。この場合、ガラス電着工程中に、絶縁［１３上
にも無数のガラス粒子１５が付着する。
次に、製造工程（Ｃ）において、前記の製造工程で絶縁
膜１３上に付着したガラス粒子をフォトリソ技術を用い
てエツチング除去する。
膜１３上に付着したガラス粒子をフォトリソ技術を用い
てエツチング除去する。
次に、製造工程（Ｄ）において、公知の方法により絶縁
［６の所定の位置に窓明けを施し、それぞれの位置にカ
ソード電極７およびゲート電極８を形成した後、その他
の半導体装置として必要な所定の処理を施して第２図に
示すような構造のサイリスタを得る。
［６の所定の位置に窓明けを施し、それぞれの位置にカ
ソード電極７およびゲート電極８を形成した後、その他
の半導体装置として必要な所定の処理を施して第２図に
示すような構造のサイリスタを得る。
［発明が解決しようとする問題点］
上記のような製造工程を経て製作されたサイリスタは、
ゲート−カソード間の逆耐圧が一般に数十ポルトである
が、以下に詳述するような要因により数ポ゛ルトまたは
短絡しているものがあり、これらは不良品として取り扱
うため製品の歩留りが悪いという問題点があった。
ゲート−カソード間の逆耐圧が一般に数十ポルトである
が、以下に詳述するような要因により数ポ゛ルトまたは
短絡しているものがあり、これらは不良品として取り扱
うため製品の歩留りが悪いという問題点があった。
すなわち、第３図（Ｂ）の製造工程でガラスを電着する
際に絶縁膜６にピンホールがあると、その電着時のガラ
スが当該絶縁膜６上にガラス粒子として無数に付着して
いることが判明した。
際に絶縁膜６にピンホールがあると、その電着時のガラ
スが当該絶縁膜６上にガラス粒子として無数に付着して
いることが判明した。
これは、数回のフォトリソ工程、拡散工程を経るうちに
絶縁膜６が次第に損傷を受け、ピンホール等の微小欠陥
として発生すると考察される。
絶縁膜６が次第に損傷を受け、ピンホール等の微小欠陥
として発生すると考察される。
しかるに、絶縁膜６にピンホールがあると、ガラス電着
時の電界によって第４図に示すようにピンホール部１６
にガラス粒子１７が付着し、ピンホール部１６の内部ま
で入り込み、シリコン半導体基板ｌの表面１ａにまで到
達するものがある。
時の電界によって第４図に示すようにピンホール部１６
にガラス粒子１７が付着し、ピンホール部１６の内部ま
で入り込み、シリコン半導体基板ｌの表面１ａにまで到
達するものがある。
上記のような状態でありながら第３図（Ｃ）に・ 示
す製造工程で溝１３内以外の部分に付着したガラスをエ
ツチング除去すると、絶縁膜６のピンホール部１６に付
着したガラス粒子も共に除去され、ピンホール部１６の
底面には、シリコン半導体基板１の表面１ａが露出する
ことになる。
す製造工程で溝１３内以外の部分に付着したガラスをエ
ツチング除去すると、絶縁膜６のピンホール部１６に付
着したガラス粒子も共に除去され、ピンホール部１６の
底面には、シリコン半導体基板１の表面１ａが露出する
ことになる。
さらに、この状態で第３図（Ｄ）に示す製造工程でカソ
ード電極金属７およびゲート電極金属８を形成すると、
ｆ５５図に示すようにピンホール部１６内に入り込んだ
電極金属により短絡部１８を形成してしまう。
ード電極金属７およびゲート電極金属８を形成すると、
ｆ５５図に示すようにピンホール部１６内に入り込んだ
電極金属により短絡部１８を形成してしまう。
すなわち、ＮＥ層５の表面に接触するカソード電極金属
７が、２８層４の表面に形成された絶縁膜６のピンホー
ル部１６を介してＰａ層４の表面と接触し、その結果、
カソード−ゲート間逆耐圧不良、製品の信頼性低下が発
生するという問題点があった。
７が、２８層４の表面に形成された絶縁膜６のピンホー
ル部１６を介してＰａ層４の表面と接触し、その結果、
カソード−ゲート間逆耐圧不良、製品の信頼性低下が発
生するという問題点があった。
［発明の目的］
この発明は、上記のような問題点を解決するためになさ
れたもので、ゲート−カソード間逆耐圧特性の歩留りを
良くし、製品の信頼性の向上を図り得る半導体装置の製
造方法を提供することを目的とする。
れたもので、ゲート−カソード間逆耐圧特性の歩留りを
良くし、製品の信頼性の向上を図り得る半導体装置の製
造方法を提供することを目的とする。
［問題点を解決するための手段］
この発明に係る半導体装着の製造方法は、シリコン半導
”体基板の表面に窓明けされた絶縁膜が形成され、その
窓明けされた部分に溝が掘り込まれ、当該溝に電着法に
よりガラス層を形成し、この時に付着した前記絶縁膜上
のガラス粒子を除去した後に前記シリコン半導体基板の
所定導電領域にそれぞれの電極金属を形成し、この電極
金属の一部分が、前記絶縁膜を介して一方の所定導電領
域とは電気的に絶縁を必要とする他方の前記所定導電領
域上にオーバーラツプするように形成される半導体装置
の製造方法において、前記オーバーラツプするように形
成される電極金属の一部分の直下の絶縁膜上に付着した
ガラス粒子を、エツチング除去することなく残存させた
まま、前記電極金属の一部分を形成するようにしたもの
である。
”体基板の表面に窓明けされた絶縁膜が形成され、その
窓明けされた部分に溝が掘り込まれ、当該溝に電着法に
よりガラス層を形成し、この時に付着した前記絶縁膜上
のガラス粒子を除去した後に前記シリコン半導体基板の
所定導電領域にそれぞれの電極金属を形成し、この電極
金属の一部分が、前記絶縁膜を介して一方の所定導電領
域とは電気的に絶縁を必要とする他方の前記所定導電領
域上にオーバーラツプするように形成される半導体装置
の製造方法において、前記オーバーラツプするように形
成される電極金属の一部分の直下の絶縁膜上に付着した
ガラス粒子を、エツチング除去することなく残存させた
まま、前記電極金属の一部分を形成するようにしたもの
である。
［作用］
この発明の半導体装置の製造方法においては、絶縁膜に
ピンホール部が形成されていても、接合部上を覆う部分
的な絶縁膜上のガラス粒子は、エツチング除去されずに
ピンホール部内に残存しているために、互いに異なる導
電領域上にオーバーラツプするように電極金属を付着さ
せてもピンホール部内のガラス粒子が絶縁物となり、そ
のため、カソード−ゲート間等、互いに異なる導電領域
間の短絡若しくは逆耐圧不良を防止する作用をする。
ピンホール部が形成されていても、接合部上を覆う部分
的な絶縁膜上のガラス粒子は、エツチング除去されずに
ピンホール部内に残存しているために、互いに異なる導
電領域上にオーバーラツプするように電極金属を付着さ
せてもピンホール部内のガラス粒子が絶縁物となり、そ
のため、カソード−ゲート間等、互いに異なる導電領域
間の短絡若しくは逆耐圧不良を防止する作用をする。
［実施例］
以下、この発明の一実施例を図について説明する。
第１図は、この発明の一実施例による半導体装置の製造
方法を示す工程図である。
方法を示す工程図である。
第１図（Ａ）に示す製造工程は、第３図（Ａ）に示した
従来の製造工程と同様であり、シリコン半導体基板ｌ内
に公知の方法でＰＥ層２．Ｎ６層３、Ｐａ層４．ＮＥ層
５の各層を形成する。
従来の製造工程と同様であり、シリコン半導体基板ｌ内
に公知の方法でＰＥ層２．Ｎ６層３、Ｐａ層４．ＮＥ層
５の各層を形成する。
次に、シリコン半導体基板１の一方の主面側のＮ６層３
とＰｅ層４との接合部近傍において、絶縁膜６およびシ
リコン半導体基板１をフォトリソ技術およびエツチング
技術により図示のように掘り込み除去し、溝１３を形成
する。
とＰｅ層４との接合部近傍において、絶縁膜６およびシ
リコン半導体基板１をフォトリソ技術およびエツチング
技術により図示のように掘り込み除去し、溝１３を形成
する。
次いで、同じ〈従来の製造工程と同様に第１図ＣＢ）に
氷すように、上記の工程を経て形成された溝１３内に電
着法等によって所定の厚さになるまでガラスを付着させ
、その後、当該ガラスを加熱焼成して溝１３内にガラス
層１４を図示のように形成する。この場合、前記同様、
絶縁膜１３上には、無数のガラス粒子１５が付着してい
る。
氷すように、上記の工程を経て形成された溝１３内に電
着法等によって所定の厚さになるまでガラスを付着させ
、その後、当該ガラスを加熱焼成して溝１３内にガラス
層１４を図示のように形成する。この場合、前記同様、
絶縁膜１３上には、無数のガラス粒子１５が付着してい
る。
次いで、第１図（Ｃ）に示す製造工程では、５１ｏ２膜
等からなる絶縁１！Ｉ６上に付着したガラス粒子１５を
エツチング除去するが、この場合、ガラス粒子１５のエ
ツチング除去範囲を図示のａ。
等からなる絶縁１！Ｉ６上に付着したガラス粒子１５を
エツチング除去するが、この場合、ガラス粒子１５のエ
ツチング除去範囲を図示のａ。
ｂ、ｃの範囲とする。
すなわち、少なくとも２８層４とＮＥ層５とによって形
成される接合部の直上の絶縁膜６の部分のガラス粒子１
５は、エツチング除去されないように配慮する。
成される接合部の直上の絶縁膜６の部分のガラス粒子１
５は、エツチング除去されないように配慮する。
次に、第１図（Ｄ）の製造工程では、従来と同様に、公
知の方法により絶縁膜６の所定の位置に窓明けを施し、
それぞれの位置にカソード電極金属７およびゲート電極
金属８を形成した後、その他の半導体装置としての必要
な所定の処理を施して第２図に示すような構造のサイリ
スタを得る。
知の方法により絶縁膜６の所定の位置に窓明けを施し、
それぞれの位置にカソード電極金属７およびゲート電極
金属８を形成した後、その他の半導体装置としての必要
な所定の処理を施して第２図に示すような構造のサイリ
スタを得る。
以上のように、この発明では絶縁膜６上に付着したガラ
ス粒子１５を、第１図（Ｃ）に示すように、少なくとも
ＮＥ層層内内ａ領域のみ除去し、かかるａ領域の外側と
なるＰＢ層４の直上の絶縁膜６に付着したガラス粒子１
５は除去せずに残存させたままで、その絶縁膜６の上に
オーバーラツプするようにカソード電極金属７を形成す
るようにしたものである。
ス粒子１５を、第１図（Ｃ）に示すように、少なくとも
ＮＥ層層内内ａ領域のみ除去し、かかるａ領域の外側と
なるＰＢ層４の直上の絶縁膜６に付着したガラス粒子１
５は除去せずに残存させたままで、その絶縁膜６の上に
オーバーラツプするようにカソード電極金属７を形成す
るようにしたものである。
このようにした場合、絶縁膜６内に例えピンホール部が
形成されていても当該ピンホール部内には、ガラス粒子
１５が絶縁物として残存しているので、電極金属を形成
するための金属がピンホール部内部を通過してシリコン
半導体基板１に表面に到達するということがなく、した
がって。
形成されていても当該ピンホール部内には、ガラス粒子
１５が絶縁物として残存しているので、電極金属を形成
するための金属がピンホール部内部を通過してシリコン
半導体基板１に表面に到達するということがなく、した
がって。
ゲート−カソード間の短絡若しくは逆耐圧不良の発生が
効果的に防止されることとなる。
効果的に防止されることとなる。
なお、上記の実施例では、サイリスタの製造方法に適用
する場合について説明したが、勿論これに限定されるこ
となく、シリコン半導体基板の表面に窓明”けされた絶
縁膜が形成され、その窓明けされた部分に溝が掘り込ま
れ、当該溝に電着法によりガラス層を形成し、この時に
付着した前記絶縁膜上のガラス粒子を除去した後に前記
シリコン半導体基板の所定導電領域にそれぞれの電極金
属を形成し、この電極金属の一部分が、前記絶縁膜を介
して一方の所定導電領域とは電気的に絶縁を必要とする
他方の前記所定導電領域上にオーバーラツプするように
形成される半導体装置の製造方法に広く適用することが
できる。
する場合について説明したが、勿論これに限定されるこ
となく、シリコン半導体基板の表面に窓明”けされた絶
縁膜が形成され、その窓明けされた部分に溝が掘り込ま
れ、当該溝に電着法によりガラス層を形成し、この時に
付着した前記絶縁膜上のガラス粒子を除去した後に前記
シリコン半導体基板の所定導電領域にそれぞれの電極金
属を形成し、この電極金属の一部分が、前記絶縁膜を介
して一方の所定導電領域とは電気的に絶縁を必要とする
他方の前記所定導電領域上にオーバーラツプするように
形成される半導体装置の製造方法に広く適用することが
できる。
［発明の効果］
以上にように、この発明によれば、シリコン半導体基板
の表面に窓明けされた絶縁膜が形成され、その窓明けさ
れた部分に溝が掘り込まれ、当該溝に電着法によりガラ
ス層を形成し、この時に付着した前記絶縁膜上のガラス
粒子を除去した後に前記シリコン半導体基板の所定導電
領域にそれぞれの電極金属を形成し、この電極金属の一
部分が、前記絶縁膜を介して一方の所定導電領域とは電
気的に絶縁を必要とする他方の前記所定導電領域上にオ
ーバーラツプするように形成される半導体装置の製造方
法において、前記オーバーラツプするように形成される
電極金属の一部分の直下の絶＃＆膜上に付着したガラス
粒子を、エツチング除去することなく残存させたまま、
前記電極金属の一部分を形成するようにしたので、ピン
ホール部の内部に電極金属が入り込む余地がなく、した
がって異なる導電領域間の短絡若しくは逆耐圧不良の発
生が有効に防止され、製品の歩留り、信頼性等を格段と
向上させ得る等の効果を奏する。
の表面に窓明けされた絶縁膜が形成され、その窓明けさ
れた部分に溝が掘り込まれ、当該溝に電着法によりガラ
ス層を形成し、この時に付着した前記絶縁膜上のガラス
粒子を除去した後に前記シリコン半導体基板の所定導電
領域にそれぞれの電極金属を形成し、この電極金属の一
部分が、前記絶縁膜を介して一方の所定導電領域とは電
気的に絶縁を必要とする他方の前記所定導電領域上にオ
ーバーラツプするように形成される半導体装置の製造方
法において、前記オーバーラツプするように形成される
電極金属の一部分の直下の絶＃＆膜上に付着したガラス
粒子を、エツチング除去することなく残存させたまま、
前記電極金属の一部分を形成するようにしたので、ピン
ホール部の内部に電極金属が入り込む余地がなく、した
がって異なる導電領域間の短絡若しくは逆耐圧不良の発
生が有効に防止され、製品の歩留り、信頼性等を格段と
向上させ得る等の効果を奏する。
第１図（Ａ）ないしＣＤ）は、この発明の一実施例であ
る半導体装置の製造方法を示す工程図、第２図は、従来
の製造方法により製造したサイリスタの構成図、第３図
（Ａ）ないしくＤ）は、上記サイリスタの従来の製造方
法を示す工程図、第４図、第５図は、従来の製造方法に
よる問題点を説明するための説明図である。 １・・・シリコン半導体基板、 ２・・・ＰＥ層。 ３・・”・Ｎ ａ Ｍ 。 ４・・・Ｐｅ層、 ５・・・ＮＥ層、 ６・・・絶縁膜。 ７・・・カソード電極金属。 ８・・・ゲート電極金属。 １３・・・溝、 １４・・・ガラス層、 １５・・・ガラス粒子。 なお、各図中、同一符号は同一または相当部分を示す。
る半導体装置の製造方法を示す工程図、第２図は、従来
の製造方法により製造したサイリスタの構成図、第３図
（Ａ）ないしくＤ）は、上記サイリスタの従来の製造方
法を示す工程図、第４図、第５図は、従来の製造方法に
よる問題点を説明するための説明図である。 １・・・シリコン半導体基板、 ２・・・ＰＥ層。 ３・・”・Ｎ ａ Ｍ 。 ４・・・Ｐｅ層、 ５・・・ＮＥ層、 ６・・・絶縁膜。 ７・・・カソード電極金属。 ８・・・ゲート電極金属。 １３・・・溝、 １４・・・ガラス層、 １５・・・ガラス粒子。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- シリコン半導体基板の表面に窓明けされた絶縁膜が形成
され、その窓明けされた部分に溝が掘り込まれ、当該溝
に電着法によりガラス層を形成し、この時に付着した前
記絶縁膜上のガラス粒子を除去した後に前記シリコン半
導体基板の所定導電領域にそれぞれの電極金属を形成し
、この電極金属の一部分が、前記絶縁膜を介して一方の
所定導電領域とは電気的に絶縁を必要とする他方の前記
所定導電領域上にオーバーラップするように形成される
半導体装置の製造方法において、前記オーバーラップす
るように形成される電極金属の一部分の直下の絶縁膜上
に付着したガラス粒子を、エッチング除去することなく
残存させたまま、前記電極金属の一部分を形成するよう
にしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137750A JPH0728026B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137750A JPH0728026B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293771A true JPS62293771A (ja) | 1987-12-21 |
| JPH0728026B2 JPH0728026B2 (ja) | 1995-03-29 |
Family
ID=15205957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61137750A Expired - Fee Related JPH0728026B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728026B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5225713A (en) * | 1975-08-21 | 1977-02-25 | Mitsubishi Rayon Co Ltd | Process for preparation of acrylic acid esters or methacrylic acid est ers |
| JPS5968972A (ja) * | 1982-10-12 | 1984-04-19 | Mitsubishi Electric Corp | ゲ−トタンオフサイリスタ |
-
1986
- 1986-06-13 JP JP61137750A patent/JPH0728026B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5225713A (en) * | 1975-08-21 | 1977-02-25 | Mitsubishi Rayon Co Ltd | Process for preparation of acrylic acid esters or methacrylic acid est ers |
| JPS5968972A (ja) * | 1982-10-12 | 1984-04-19 | Mitsubishi Electric Corp | ゲ−トタンオフサイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0728026B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4011144A (en) | Methods of forming metallization patterns on beam lead semiconductor devices | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| JPH0728026B2 (ja) | 半導体装置の製造方法 | |
| JPH0526770Y2 (ja) | ||
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JP2756826B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02194554A (ja) | 半導体装置の製造方法 | |
| KR100850585B1 (ko) | 액정표시장치의 제조방법 | |
| US5681439A (en) | Configuration of an anode-oxidation preventing portion of a metal line | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH01133362A (ja) | トランジスタ | |
| JP2959186B2 (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPH042135A (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS6381842A (ja) | 半導体装置の製造方法 | |
| JPH05326313A (ja) | コンデンサおよびその製造方法 | |
| JPH02139931A (ja) | 半導体装置の製造方法 | |
| JPS6214453A (ja) | 半導体装置の製造方法 | |
| JPH03268433A (ja) | 半導体装置 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JPS6086854A (ja) | 突起電極形成用基板及びその製造方法 | |
| JPS63273326A (ja) | 半導体装置の電極形成方法 | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |