JPH0728026B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0728026B2 JPH0728026B2 JP61137750A JP13775086A JPH0728026B2 JP H0728026 B2 JPH0728026 B2 JP H0728026B2 JP 61137750 A JP61137750 A JP 61137750A JP 13775086 A JP13775086 A JP 13775086A JP H0728026 B2 JPH0728026 B2 JP H0728026B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- glass particles
- glass
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置、特にサイリスタのゲートーカ
ソード間逆耐圧特性の歩留り、製品の信頼性の向上を図
り得る半導体装置の製造方法に関する。
ソード間逆耐圧特性の歩留り、製品の信頼性の向上を図
り得る半導体装置の製造方法に関する。
［従来の技術］ 従来のこの種の半導体装置の製造方法によって製造され
たサイリスタの構造を第２図に示す。
たサイリスタの構造を第２図に示す。
図において、シリコン半導体基板１にはPE層2-NB層3-PB
層4-NE層５の４層構造のサイリスタが作り込まれてい
る。
層4-NE層５の４層構造のサイリスタが作り込まれてい
る。
このシリコン半導体基板１の一方の主面側には、絶縁膜
（SiO2膜）６の所定の位置に窓明けが施こされ、それぞ
れの窓明け位置にカソード電極金属７、ゲート電極金属
８が設けられている。
（SiO2膜）６の所定の位置に窓明けが施こされ、それぞ
れの窓明け位置にカソード電極金属７、ゲート電極金属
８が設けられている。
上記の各電極金属７、８上には、ワイヤボンデングによ
りカソードリード線９、ゲートリード線10が固着されて
いる。
りカソードリード線９、ゲートリード線10が固着されて
いる。
一方、シリコン半導体基板１の他方の面、すなわち、PE
層２側に設けたアノード電極金属11と金属ベース板12と
が、はんだ等により固着されている。また、PB層４とNB
層３の接合面の近傍は所謂グルーブエッチと称される溝
堀りが施され、この溝13にガラス層14が付着されてい
る。
層２側に設けたアノード電極金属11と金属ベース板12と
が、はんだ等により固着されている。また、PB層４とNB
層３の接合面の近傍は所謂グルーブエッチと称される溝
堀りが施され、この溝13にガラス層14が付着されてい
る。
次に、上記の構造のサイリスタの製造工程を第３図を参
照して説明する。
照して説明する。
まず、第３図の製造工程（Ａ）において、シリコン半導
体基板１内に公知の方法でPE層２、NB層３、PB層４、NE
層５の各層を形成する。
体基板１内に公知の方法でPE層２、NB層３、PB層４、NE
層５の各層を形成する。
次に、シリコン半導体基板１の一方の主面側のNB層３と
PB層４との接合部近傍において、絶縁膜６およびシリコ
ン半導体基板１をフォトリソ技術およびエッチング技術
により図示のように掘り込み除去し、溝13を形成する。
PB層４との接合部近傍において、絶縁膜６およびシリコ
ン半導体基板１をフォトリソ技術およびエッチング技術
により図示のように掘り込み除去し、溝13を形成する。
次いで、製造工程（Ｂ）に示すように、上記の工程を経
て形成された溝13内に電着法等によって所定の厚さにな
るまでガラスを付着させ、その後、その付着ガラスを加
熱焼成して溝13内にガラス層14を図示のように形成す
る。この場合、ガラス電着工程中に、絶縁膜６上にも無
数のガラス粒子15が付着する。
て形成された溝13内に電着法等によって所定の厚さにな
るまでガラスを付着させ、その後、その付着ガラスを加
熱焼成して溝13内にガラス層14を図示のように形成す
る。この場合、ガラス電着工程中に、絶縁膜６上にも無
数のガラス粒子15が付着する。
次に、製造工程（Ｃ）において、前記の製造工程で絶縁
膜６上に付着したガラス粒子をフォトリソ技術を用いて
エッチング除去する。
膜６上に付着したガラス粒子をフォトリソ技術を用いて
エッチング除去する。
次に、製造工程（Ｄ）において、公知の方法により絶縁
膜６の所定の位置に窓明けを施し、それぞれの位置にカ
ソード電極７およびゲート電極８を形成した後、その他
の半導体装置として必要な所定の処理を施して第２図に
示すような構造のサイリスタを得る。
膜６の所定の位置に窓明けを施し、それぞれの位置にカ
ソード電極７およびゲート電極８を形成した後、その他
の半導体装置として必要な所定の処理を施して第２図に
示すような構造のサイリスタを得る。
［発明が解決しようとする問題点］ 上記のような製造工程を経て製作されたサイリスタは、
ゲートーカソード間の逆耐圧が一般に数十ボルトである
が、以下に詳述するような要因により数ボルトまたは短
絡しているものがあり、これらは不良品として取り扱う
ため製品の歩留りが悪いという問題点があった。
ゲートーカソード間の逆耐圧が一般に数十ボルトである
が、以下に詳述するような要因により数ボルトまたは短
絡しているものがあり、これらは不良品として取り扱う
ため製品の歩留りが悪いという問題点があった。
すなわち、第３図（Ｂ）の製造工程でガラスを電着する
際に絶縁膜６にピンホールがあると、その電着時のガラ
スが当該絶縁膜６上にガラス粒子として無数に付着して
いることが判明した。
際に絶縁膜６にピンホールがあると、その電着時のガラ
スが当該絶縁膜６上にガラス粒子として無数に付着して
いることが判明した。
これは、数回のフォトリソ工程、拡散工程を経るうちに
絶縁膜６が次第に損傷を受け、ピンホール等の微小欠陥
として発生すると考察される。
絶縁膜６が次第に損傷を受け、ピンホール等の微小欠陥
として発生すると考察される。
しかるに、絶縁膜６にピンホールがあると、ガラス電着
時の電界によって第４図に示すようにピンホール部16に
ガラス粒子17が付着し、ピンホール部16の内部まで入り
込み、シリコン半導体基板１の表面1aにまで到達するも
のがある。
時の電界によって第４図に示すようにピンホール部16に
ガラス粒子17が付着し、ピンホール部16の内部まで入り
込み、シリコン半導体基板１の表面1aにまで到達するも
のがある。
上記のような状態でありながら第３図（Ｃ）に示す製造
工程で溝13内以外の部分に付着したガラスをエッチング
除去すると、絶縁膜６のピンホール部16に付着したガラ
ス粒子も共に除去され、ピンホール部16の底面には、シ
リコン半導体基板１の表面1aが露出することになる。
工程で溝13内以外の部分に付着したガラスをエッチング
除去すると、絶縁膜６のピンホール部16に付着したガラ
ス粒子も共に除去され、ピンホール部16の底面には、シ
リコン半導体基板１の表面1aが露出することになる。
さらに、この状態で第３図（Ｄ）に示す製造工程でカソ
ード電極金属７およびゲート電極金属８を形成すると、
第５図に示すようにピンホール部16内に入り込んだ電極
金属により短絡部18を形成してしまう。
ード電極金属７およびゲート電極金属８を形成すると、
第５図に示すようにピンホール部16内に入り込んだ電極
金属により短絡部18を形成してしまう。
すなわち、NE層５の表面に接触するカソード電極金属７
が、PB層４の表面に形成された絶縁膜６のピンホール部
16を介してPB層４の表面と接触し、その結果、カソード
ーゲート間逆耐圧不良、製品の信頼性低下が発生すると
いう問題点があった。
が、PB層４の表面に形成された絶縁膜６のピンホール部
16を介してPB層４の表面と接触し、その結果、カソード
ーゲート間逆耐圧不良、製品の信頼性低下が発生すると
いう問題点があった。
［発明の目的］ この発明は、上記のような問題点を解決するためになさ
れたもので、ゲートーカソード間逆耐圧特性の歩留りを
良くし、製品の信頼性の向上を図り得る半導体装置の製
造方法を提供することを目的とする。
れたもので、ゲートーカソード間逆耐圧特性の歩留りを
良くし、製品の信頼性の向上を図り得る半導体装置の製
造方法を提供することを目的とする。
［問題点を解決するための手段］ この発明に係る半導体装置の製造方法は、シリコン半導
体基板（１）の一方の表面に接合部が露出する互いに異
なる導電領域（４），（５）を形成後、前記一方の表面
に絶縁膜（６）を形成する工程と、 該絶縁膜（６）に窓明けし、溝（13）を形成する工程
と、 該溝（13）に電着法によりガラス層（14）を形成する工
程と、 前記絶縁膜（６）の表面に付着したガラス粒子（15）を
エッチング除去するに当たり、そのエッチング除去範囲
を、電気的に絶縁をする必要とする前記互いに異なる導
電領域を跨ぐ部分の絶縁膜（６）の表面部分を除いた範
囲として、前記ガラス粒子（15）をエッチング除去する
工程と、 前記互いに異なる導電領域を跨ぐ部分の絶縁膜（６）上
のガラス粒子（15）を残存させたままの表面部分まで延
在させて電極金属（７）を成形する工程と、 を含むことを特徴とするものである。
体基板（１）の一方の表面に接合部が露出する互いに異
なる導電領域（４），（５）を形成後、前記一方の表面
に絶縁膜（６）を形成する工程と、 該絶縁膜（６）に窓明けし、溝（13）を形成する工程
と、 該溝（13）に電着法によりガラス層（14）を形成する工
程と、 前記絶縁膜（６）の表面に付着したガラス粒子（15）を
エッチング除去するに当たり、そのエッチング除去範囲
を、電気的に絶縁をする必要とする前記互いに異なる導
電領域を跨ぐ部分の絶縁膜（６）の表面部分を除いた範
囲として、前記ガラス粒子（15）をエッチング除去する
工程と、 前記互いに異なる導電領域を跨ぐ部分の絶縁膜（６）上
のガラス粒子（15）を残存させたままの表面部分まで延
在させて電極金属（７）を成形する工程と、 を含むことを特徴とするものである。
［作用］ この発明の半導体装置の製造方法においては、絶縁膜に
ピンホール部が形成されていても、接合部上を覆う部分
的な絶縁膜上のガラス粒子は、エッチング除去されずに
ピンホール部内に残存しているために、互いに異なる導
電領域上にオーバーラップするように電極金属を付着さ
せてもピンホール部内のガラス粒子が絶縁物となり、そ
のため、カソードーゲート間等、互いに異なる導電領域
間の短絡若しくは逆耐圧不良を防止する作用をする。
ピンホール部が形成されていても、接合部上を覆う部分
的な絶縁膜上のガラス粒子は、エッチング除去されずに
ピンホール部内に残存しているために、互いに異なる導
電領域上にオーバーラップするように電極金属を付着さ
せてもピンホール部内のガラス粒子が絶縁物となり、そ
のため、カソードーゲート間等、互いに異なる導電領域
間の短絡若しくは逆耐圧不良を防止する作用をする。
［実施例］ 以下、この発明の一実施例を図について説明する。
第１図は、この発明の一実施例による半導体装置の製造
方法を示す工程図である。
方法を示す工程図である。
第１図（Ａ）に示す製造工程は、第３図（Ａ）に示した
従来の製造工程と同様であり、シリコン半導体基板１内
に公知の方法でPE層２、NB層３、PB層４、NE層５の各層
を形成する。
従来の製造工程と同様であり、シリコン半導体基板１内
に公知の方法でPE層２、NB層３、PB層４、NE層５の各層
を形成する。
次に、シリコン半導体基板１の一方の主面側のNB層３と
PB層４との接合部近傍において、絶縁膜６およびシリコ
ン半導体基板１をフォトリソ技術およびエッチング技術
により図示のように掘り込み除去し、溝13を形成する。
PB層４との接合部近傍において、絶縁膜６およびシリコ
ン半導体基板１をフォトリソ技術およびエッチング技術
により図示のように掘り込み除去し、溝13を形成する。
次いで、同じく従来の製造工程と同様に第１図（Ｂ）に
示すように、上記の工程を経て形成された溝13内に電着
法等によって所定の厚さになるまでガラスを付着させ、
その後、当該ガラスを加熱焼成して溝13内にガラス層14
を図示のように形成する。この場合、前記同様、絶縁膜
６上には、無数のガラス粒子15が付着している。
示すように、上記の工程を経て形成された溝13内に電着
法等によって所定の厚さになるまでガラスを付着させ、
その後、当該ガラスを加熱焼成して溝13内にガラス層14
を図示のように形成する。この場合、前記同様、絶縁膜
６上には、無数のガラス粒子15が付着している。
次いで、第１図（Ｃ）に示す製造工程では、SiO2等から
なる絶縁膜６上に付着したガラス粒子15をエッチング除
去するが、この場合、ガラス粒子15のエッチング除去範
囲を図示のa,b,cの範囲とする。
なる絶縁膜６上に付着したガラス粒子15をエッチング除
去するが、この場合、ガラス粒子15のエッチング除去範
囲を図示のa,b,cの範囲とする。
すなわち、少なくともPB層４とNE層５とによって形成さ
れる接合部の直上の絶縁膜６の部分のガラス粒子15は、
エッチング除去されないように配慮する。
れる接合部の直上の絶縁膜６の部分のガラス粒子15は、
エッチング除去されないように配慮する。
次に、第１図（Ｄ）の製造工程では、従来と同様に、公
知の方法により絶縁膜６の所定の位置に窓明けを施し、
それぞれの位置にカソード電極金属７およびゲート電極
金属８を形成した後、その他の半導体装置としての必要
な所定の処理を施して第２図に示すような構造のサイリ
スタを得る。
知の方法により絶縁膜６の所定の位置に窓明けを施し、
それぞれの位置にカソード電極金属７およびゲート電極
金属８を形成した後、その他の半導体装置としての必要
な所定の処理を施して第２図に示すような構造のサイリ
スタを得る。
以上のように、この発明では絶縁膜６上に付着したガラ
ス粒子15を、第１図（Ｃ）に示すように、少なくともNE
層５内のａ領域のみ除去し、かかるａ領域の外側となる
PB層４の直上の絶縁膜６に付着したガラス粒子15は除去
せずに残存させたままで、その絶縁膜６の上にオーバー
ラップするようにカソード電極金属７を形成するように
したものである。
ス粒子15を、第１図（Ｃ）に示すように、少なくともNE
層５内のａ領域のみ除去し、かかるａ領域の外側となる
PB層４の直上の絶縁膜６に付着したガラス粒子15は除去
せずに残存させたままで、その絶縁膜６の上にオーバー
ラップするようにカソード電極金属７を形成するように
したものである。
このようにした場合、絶縁膜６内に例えピンホール部が
形成されていても当該ピンホール部内には、ガラス粒子
15が絶縁物として残存しているので、電極金属を形成す
るための金属がピンホール部内部を通過してシリコン半
導体基板１に表面に到達するということがなく、したが
って、ゲートーカソード間の短絡若しくは逆耐圧不良の
発生が効果的に防止されることとなる。
形成されていても当該ピンホール部内には、ガラス粒子
15が絶縁物として残存しているので、電極金属を形成す
るための金属がピンホール部内部を通過してシリコン半
導体基板１に表面に到達するということがなく、したが
って、ゲートーカソード間の短絡若しくは逆耐圧不良の
発生が効果的に防止されることとなる。
なお、上記の実施例では、サイリサタの製造方法に適用
する場合について説明したが、勿論これに限定されるこ
となく、シリコン半導体基板の表面に窓明けされた絶縁
膜が形成され、その窓明けされた部分に溝が掘り込ま
れ、当該溝に電着法によりガラス層を形成し、この時に
付着した前記絶縁膜上のガラス粒子を除去した後に前記
シリコン半導体基板の所定導電領域にそれぞれの電極金
属を形成し、この電極金属の一部分が、前記絶縁膜を介
して一方の所定導電領域とは電気的に絶縁を必要とする
他方の前記所定導電領域上にオーバーラップするように
形成される半導体装置の製造方法に広く適用することが
できる。
する場合について説明したが、勿論これに限定されるこ
となく、シリコン半導体基板の表面に窓明けされた絶縁
膜が形成され、その窓明けされた部分に溝が掘り込ま
れ、当該溝に電着法によりガラス層を形成し、この時に
付着した前記絶縁膜上のガラス粒子を除去した後に前記
シリコン半導体基板の所定導電領域にそれぞれの電極金
属を形成し、この電極金属の一部分が、前記絶縁膜を介
して一方の所定導電領域とは電気的に絶縁を必要とする
他方の前記所定導電領域上にオーバーラップするように
形成される半導体装置の製造方法に広く適用することが
できる。
［発明の効果］ 以上にように、この発明によれば、前記オーバーラップ
するように形成される電極金属の一部分の直下の絶縁膜
上に付着したガラス粒子を、エッチング除去することな
く残存させたまま、前記電極金属の一部分を形成するよ
うにしたので、ピンホール部の内部に電極金属が入り込
む余地がなく、したがって異なる導電領域間の短絡若し
くは逆耐圧不良の発生が有効に防止され、製品の歩留
り、信頼性等を各段と向上させ得る等の効果を奏する。
するように形成される電極金属の一部分の直下の絶縁膜
上に付着したガラス粒子を、エッチング除去することな
く残存させたまま、前記電極金属の一部分を形成するよ
うにしたので、ピンホール部の内部に電極金属が入り込
む余地がなく、したがって異なる導電領域間の短絡若し
くは逆耐圧不良の発生が有効に防止され、製品の歩留
り、信頼性等を各段と向上させ得る等の効果を奏する。
第１図（Ａ）ないし（Ｄ）は、この発明の一実施例であ
る半導体装置の製造方法を示す工程図、第２図は、従来
の製造方法により製造したサイリスタの構成図、第３図
（Ａ）ないし（Ｄ）は、上記サイリスタの従来の製造方
法を示す工程図、第４図、第５図は、従来の製造方法に
よる問題点を説明するための説明図である。 １……シリコン半導体基板、２……PE層、３……NB層、
４……PB層、５……NE層、６……絶縁膜、７……カソー
ド電極金属、８……ゲート電極金属、13……溝、14……
ガラス層、15……ガラス粒子。 なお、各図中、同一符号は同一または相当部分を示す。
る半導体装置の製造方法を示す工程図、第２図は、従来
の製造方法により製造したサイリスタの構成図、第３図
（Ａ）ないし（Ｄ）は、上記サイリスタの従来の製造方
法を示す工程図、第４図、第５図は、従来の製造方法に
よる問題点を説明するための説明図である。 １……シリコン半導体基板、２……PE層、３……NB層、
４……PB層、５……NE層、６……絶縁膜、７……カソー
ド電極金属、８……ゲート電極金属、13……溝、14……
ガラス層、15……ガラス粒子。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】シリコン半導体基板（１）の一方の表面に
接合部が露出する互いに異なる導電領域（４），（５）
を形成後、前記一方の表面に絶縁膜（６）を形成する工
程と、該絶縁膜（６）に窓明けし、溝（13）を形成する
工程と、 該溝（13）に電着法によりガラス層（14）を形成する工
程と、 前記絶縁膜（６）の表面に付着したガラス粒子（15）を
エッチング除去するに当たり、そのエッチング除去範囲
を、電気的に絶縁を必要とする前記互いに異なる導電領
域を跨ぐ部分の絶縁膜（６）の表面部分を除いた範囲と
して、前記ガラス粒子（15）をエッチング除去する工程
と、 前記互いに異なる導電領域を跨ぐ部分の絶縁膜（６）上
のガラス粒子（15）を残存させたままの表面部分まで延
在させて電極金属（７）を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137750A JPH0728026B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137750A JPH0728026B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293771A JPS62293771A (ja) | 1987-12-21 |
| JPH0728026B2 true JPH0728026B2 (ja) | 1995-03-29 |
Family
ID=15205957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61137750A Expired - Fee Related JPH0728026B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728026B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5225713A (en) * | 1975-08-21 | 1977-02-25 | Mitsubishi Rayon Co Ltd | Process for preparation of acrylic acid esters or methacrylic acid est ers |
| JPS5968972A (ja) * | 1982-10-12 | 1984-04-19 | Mitsubishi Electric Corp | ゲ−トタンオフサイリスタ |
-
1986
- 1986-06-13 JP JP61137750A patent/JPH0728026B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62293771A (ja) | 1987-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0728026B2 (ja) | 半導体装置の製造方法 | |
| JPH0214784B2 (ja) | ||
| JPH0526770Y2 (ja) | ||
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPH02244126A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH01133362A (ja) | トランジスタ | |
| JPH02139931A (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS6214453A (ja) | 半導体装置の製造方法 | |
| JPH01201964A (ja) | 半導体装置 | |
| JP2001210818A (ja) | 固体撮像装置及びその製造方法 | |
| JPS62150773A (ja) | Ｇｔｏサイリスタの製造方法 | |
| JPH042135A (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 | |
| JPS63117468A (ja) | 半導体装置の製造方法 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH02164039A (ja) | 半導体装置の製造方法 | |
| JPS6214106B2 (ja) | ||
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS62198153A (ja) | 半導体装置 | |
| JPS6086854A (ja) | 突起電極形成用基板及びその製造方法 | |
| JPS63124457A (ja) | 半導体装置の製造方法 | |
| JPH03276663A (ja) | 半導体装置 | |
| JPS5848917A (ja) | 半導体装置の製造方法 | |
| JPS6199350A (ja) | 多層配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |