JPS6230107Y2 - - Google Patents

Info

Publication number
JPS6230107Y2
JPS6230107Y2 JP17282182U JP17282182U JPS6230107Y2 JP S6230107 Y2 JPS6230107 Y2 JP S6230107Y2 JP 17282182 U JP17282182 U JP 17282182U JP 17282182 U JP17282182 U JP 17282182U JP S6230107 Y2 JPS6230107 Y2 JP S6230107Y2
Authority
JP
Japan
Prior art keywords
function
microprocessor
sampling clock
tmp
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17282182U
Other languages
English (en)
Other versions
JPS5980846U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP17282182U priority Critical patent/JPS5980846U/ja
Publication of JPS5980846U publication Critical patent/JPS5980846U/ja
Application granted granted Critical
Publication of JPS6230107Y2 publication Critical patent/JPS6230107Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Description

【考案の詳細な説明】 本考案は、マイクロプロセツサアナライザに関
するものであつて、詳しくは、ターゲツトマイク
ロプロセツサをターゲツトプログラムに従つて動
作させる第1の機能と必要に応じてアクテイブプ
ログラムに従つて動作させる第2の機能とを有す
るマイクロプロセツサアナライザにおいて、第1
の機能動作時のみではなく必要に応じて第2の機
能動作時においてもターゲツトマイクロプロセツ
サの動作プログラムがトレースできるようにし、
マイクロプロセツサアナライザに自己診断機能を
持たせたものである。
マイクロプロセツサアナライザ(以下MPAと
いう)の一種に、ターゲツトマイクロプロセツサ
(以下TMPという)の動作に影響を与えることな
くTMPの動作の履歴をCRTに表示するトレース
機能と、TMPの動作に能動的に介入してTMPの
レジスタの内容をCRTに表示したりTMPを停止
させるアクテイブ機能とを有するものがある。ト
レース機能動作はTS側に設けられたターゲツト
プログラム(以下TPという)に従つて実行さ
れ、アクテイブ機能動作はMPA側に設けられた
アクテイブプログラム(以下APという)に従つ
て実行される。
第1図は、このようなMPAの一例を示す簡略
ブロツク図であつて、TMPはターゲツトマイク
ロプロセツサ、TROMはTPなどが格納されてい
るメモリ、TRAMはTSのデータを一時記憶する
メモリ、TBはターゲツトバス、BFA,BFBはバ
ツフア、LAはTBとBFAとの間でデータを伝送す
るデータバス、LBはBFA,TMP,BFBの間でデ
ータを伝送するデータバス、LCはBFBとMPAB
との間でデータを伝送するデータバス、LDは後
述ACTLからBFA,BFBに機能を選択するため
の選択信号PASを送出する信号線、LEはTMPか
らACTLにクロツク信号CLKを送出する信号
線、MPABはマイクロプロセツサアナライザバ
ス、AROMはAPなどが格納されているメモリ、
ARAMはアアクテイブ機能動作時のデータを一
時記憶するメモリ、ACTLはアクテイブ機能動作
を制御するコントローラ、TCRAMはトレースメ
モリ、TDETはトリガデテクタ、CBはコントロ
ールバス、CCPUは制御用CPU、CRTCはCRT
コントローラ、CRTは陰極線管表示器である。
TMPは、通常破線で示すようにTBに接続され
ていてTSを構成しているが、MPAを用いて動作
解析を行う場合にはLA,BFA,LB,BFB,LC
を介してTBとMPABとの間に接続されると共に
LEを介してACTLに接続される。
第2図は、従来のACTLの要部具体例を示す回
路図であつて、Gはアンドゲート、LNVはイン
バータである。Gの一方の入力端子aにはCLK
が加えられ、他方の入力端子bにはPASが加えら
れ、出力端子cからはTCRAMにサンプリングク
ロツクSCLKが送出される。また、PASは、INV
を介してAROM,ARAMに送出されると共に直
接BFA,BFBに送出される。
このような構成において、PASが“H”になる
と、BFAは双方向に対してONとなつてBFBはLB
からLCに向かう一方向にのみONとなり、TMP
はTROMに格納されているTPに従つてトレース
機能動作を実行する。そして、TMPの動作の履
歴はSCLKに従つて逐次TCRAMに一時記憶さ
れ、CRTに表示される。一方、PASが“L”に
なると、BFAは双方向に対してOFFとなつて
BFBは双方向に対してONとなる。また、PASが
“L”になるとINVの出力信号が“H”になり、
AROM,ARAMが起動される。これにより、
TMPはAROMに格納されているAPに従つてアク
テイブ機能動作を実行することになる。なお、
PASは、TDETからトレース機能動作を停止させ
る完了信号ENDが送出されることにより、“H”
から“L”に反転する。このようにしてPASが
“L”になるとGからのSCLKの送出は禁止さ
れ、TCRAMへのTMPの動作履歴データの取り
込みは行われなくなる。
すなわち、従来の装置では、アクテイブ機能動
作時には、TMPの動作履歴をトレースできない
ので、MPA自体の開発や保守点検にあたつては
他のMPAを用いなければならず、不便であつ
た。
本考案は、このような従来の欠点を解決したも
のであつて、必要に応じてアクテイブ機能動作時
にも動作履歴がトレースできるようにしたもので
ある。
第3図は、本考案で用いるACTLの要部具体例
を示す回路図であつて、第2図と同等部分には同
一符号を付している。第3図において、SWは切
換スイツチであつて、Gの入力端子bに加えられ
る信号を選択するためのものである。SWの一方
の固定接点aには制御信号TCが加えられ、他方
の固定接点bにはPASが加えられている。ここ
で、TCは、TDETからトレース機能動作を停止
させるためにENDが送出された後も必要な時間
“H”を保つように設定されている。このような
ENDとTCの時間関係は、MPAが所定の順序でト
リガ条件が発生した場合にのみトリガがかかるよ
うなシーケンシヤルトリガ機能を有するものであ
れば、ENDを第1トリガとしTCを第2トリガと
して用いることにより容易に実現することができ
る。
このような構成において、SWの可動接点cを
固定接点b側に接続した場合には従来と同様な動
作が得られる。一方、固定接点a側に接続した場
合には、TCが“L”になるまでSCLKが
TCRAMに送出されることになり、その間の
TMPの動作履歴データをTCRAMに取り込むこ
とができ、アクテイブ機能動作時の動作履歴をト
レースすることができる。これにより、別の
MPAを用いることなく自己診断を行うことがで
き、開発,保守点検の工数や設備などを減らすこ
とができる。
このように、本考案によれば、必要に応じてア
クテイブ機能動作時の動作履歴もトレースするこ
とができ、実用上の効果は大きい。
【図面の簡単な説明】
第1図はマイクロプロセツサアナライザの一例
を示す簡略ブロツク図、第2図は従来のアクテイ
ブコントローラの要部具体例を示す回路図、第3
図は本考案で用いるアクテイブコントローラの要
部具体例を示す回路図である。 MPA……マイクロプロセツサアナライザ、
TMP……ターゲツトマイクロプロセツサ、
ACTL……アクテイブコントローラ、TCRAM…
…トレースメモリ、G……アンドゲート、INV…
…インバータ、SW……切換スイツチ。

Claims (1)

    【実用新案登録請求の範囲】
  1. ターゲツトマイクロプロセツサをターゲツトプ
    ログラムに従つて動作させる第1の機能と必要に
    応じてアクテイブプログラムに従つて動作させる
    第2の機能とを有するマイクロプロセツサアナラ
    イザにおいて、一方の切換位置では第1の機能動
    作時にのみサンプリングクロツクを送出し他方の
    切換位置では両機能動作時にサンプリングクロツ
    クを送出するサンプリングクロツク制御手段と、
    サンプリングクロツク制御手段から送出されるサ
    ンプリングクロツクに従つてターゲツトマイクロ
    プロセツサの動作プログラムを一時記憶するトレ
    ースメモリと、トレースメモリに一時記憶された
    動作プログラムを表示する表示手段とを含むマイ
    クロプロセツサアナライザ。
JP17282182U 1982-11-15 1982-11-15 マイクロプロセツサアナライザ Granted JPS5980846U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17282182U JPS5980846U (ja) 1982-11-15 1982-11-15 マイクロプロセツサアナライザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17282182U JPS5980846U (ja) 1982-11-15 1982-11-15 マイクロプロセツサアナライザ

Publications (2)

Publication Number Publication Date
JPS5980846U JPS5980846U (ja) 1984-05-31
JPS6230107Y2 true JPS6230107Y2 (ja) 1987-08-03

Family

ID=30376622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17282182U Granted JPS5980846U (ja) 1982-11-15 1982-11-15 マイクロプロセツサアナライザ

Country Status (1)

Country Link
JP (1) JPS5980846U (ja)

Also Published As

Publication number Publication date
JPS5980846U (ja) 1984-05-31

Similar Documents

Publication Publication Date Title
JPS6230107Y2 (ja)
JP2653346B2 (ja) プログラマブル・コントローラ
JP3067414B2 (ja) 通信ラインモニタ装置
JPH04323755A (ja) Dma装置
KR970076257A (ko) 시리얼 버스 테이터 모니터링 장치 및 그 방법
SU1456948A1 (ru) Устройство дл отображени информации
JPS6216691Y2 (ja)
JPS62285126A (ja) 画面出力方式
JP2599186Y2 (ja) 電子編集装置
JPH05191476A (ja) プロトコルアナライザ
JP2503838Y2 (ja) マイクロプロセッサ装置
JPH04276822A (ja) 情報処理装置のレジスタ表示回路
JPH03237544A (ja) 通信制御処理装置
JPH0410107A (ja) シーケンス制御のモニタ方法
JPH01195529A (ja) 端末装置
JPS62198941A (ja) システム状態情報の表示制御方式
JPH0659934A (ja) プログラム評価用マイコン
JPH08286602A (ja) 地図表示装置
JPH0241781B2 (ja)
JPH0469905B2 (ja)
JPS61269703A (ja) プログラマブル・コントロ−ラ
JPH0348781A (ja) Romプローブによるice
JPH03138733A (ja) 動作エラー表示付制御装置
JPH04257916A (ja) データ出力処理方式
JPH03196234A (ja) 表示装置