JPS6231307B2

JPS6231307B2 -

Info

Publication number: JPS6231307B2
Application number: JP53011692A
Authority: JP
Inventors: Yasuhiko Kudo
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1978-02-03
Filing date: 1978-02-03
Publication date: 1987-07-07
Also published as: JPS54104875A

Description

【発明の詳細な説明】

本発明は電子時計の曜日判定回路に関する。従来のいわゆる万年カレンダー、すなわち時
刻、日、月、年、曜日などを表示する電子時計に
曜日の表示方法は、独立した曜日カウンターを７
進カウンターで構成したものが一般的である。し
かしこのような方法では、電子時計の修正の中に
独立して曜日設定が必要となる。また、暦表示付
電子時計において、任意の年月を表示する際の曜
日の判定は不可能である。本来曜日は年月日より一義的に決定されるはず
であり、そのような考えから、年、月、日それぞ
れから適当なコードを作り、それらの演算結果か
ら曜日を判定する方法は既に考案されてはいる。
しかし、曜日は７進であり、演算結果が７を越え
る場合などを考慮して、演算回路は非常に複雑な
ものしか提供されていない。そこで本発明の目的は、回路が腹雑で処理時間
の長くなる除算回路を用いずに、簡単な加算回路
により電子時計の年、月、日あるいは年、月に従
い曜日を自動的に判定る曜日判定回路を提供する
ことである。本発明はこのような状況を鑑み、年月日からの
曜日判定用コードを加算において、加算器の最上
位ビツトの加算回路からの桁上げキヤリーを加算
器の最下位ビツトの加算回路へのキヤリーとして
与えることによつて７進の補正を行なう加算器を
用い、著しく簡略化された演算回路を提供するも
のである。さらに本発明は、年、月による判定コ
ードの演算結果より、任意の年月の暦の曜日を表
示する際の曜日判定を行なう回路を同時に提供す
る。次に実施例を図に従い説明する。第１図に於いて、１４，１５は表示用の年、月
カウンターであり、時計状態ではそれぞれカウン
ター１１，１２のデータがそのまま書き込まれて
いる。暦表示状態では暦表示年月送り信号３１に
よつて加減算され、任意の年月が選択される。年
のカウンターである１１および１４は、４ビツト
10進カウンターによる１の位の部分（δＹ，γ
Ｙ，βＹ，αＹ）と、２進カウンター３ビツトに
よる10の位の部分（γ10Y，β10Y，α10Y）よ
り構成され、全体として80年の範囲の表示が可能
ある。本実施例では、1930年から2009年までの80
年間の表示が可能な場合について述べる。すなわ
ち、（γ10Y，β10Y，α10Y，δＹ，γＹ，β
Ｙ，αＹ）＝（０，０，０，０，０，０，０）のと
き、1930年であるとする。ここで、３３は年からの判定コードY₁，３４
は年からの判定コードY₂、３５は月からの判定
コード、３６は日からの判定コード、３７は年か
らの判定コードの和、３８は年月の判定コードの
和、３９は年月日の判定コードの和である。年からの曜日の判定コードは、Y₁＝（γY₁，β
Y₁，αY₁）、Y₂＝（γY₂，βY₂，αY₂）の２種類
作る。Y₁は年の１の位によつて生じる曜日のず
れを表わしており、表１の様に年の判定コード変
換器１６によりコード化される。また、Y₂は年
の１の位が０の年の３月０日の曜日を表わしてお
り、表２の様にコード化される。ここで、表１は
年の１の位より曜日判定コードを導くコード変換
表であり、表２は年の10の位により曜日判定コー
ドを導くコード変換表である。

【表】

【表】次に月による曜日のずれを月の判定コード変換
器１８によりコード化する。年の判定コードは３
月０日を基準としているので、それに対する各月
０日の曜日のずれをコード化する。例えば３月は
31日あるので４月０日は３月０日より３日分曜日
がずれる。また、その年が閏年かどうかによつて
１月、２月のずれが異なつてくるので閏年判定回
路１７より閏年判定信号３２（LY）を取り出
し、１月、２月のコードを決定する。月からの曜
日判定コードは表３の様にコード化される。次に日による曜日のずれであるが、これは、日
の判定コード変換器１９における加算器を用いて
簡単にコード化できる。つまり、日のカウンター
が５ビツトの２進カウンターで構成され、日を表
わすコードが２進数Ｄ＝（εＤ、δＤ，γＤ，β
Ｄ，αＤ）で表わされるとき、日によつて生じる
曜日のずれは、（０，εＤ，δＤ）と（γＤ，β
Ｄ，αＤ）の和で表わされるからである。上記の様にして得られた各判定コードの和を判
定コード加算器１９，２０でとれば任意の年月日
の曜日が判定できる。この時、第２図に示す様
に、判定コードIN₁（A₁，A₂，A₃）と判定コード
IN₂（B₁，B₂，B₃）を加算して、加算結果OUT₁
（C₁，C₂，C₃）を得るためのEx―OR回路２０１
〜２０６、OR回路２０７〜２０９、AND回路２
１０〜２４５からなり、加算器の最上位ビツトの
加算回路からの桁上げキヤリーを加算器の最下位
ビツトの加算回路へのキヤリーとする構造をもつ
た加算器を用いれば、コードの和の７進補正が行
なわれ結果も３ビツトで得ることができる。この
加算器が第１図中の２０，２１，２２である。こ
こで、日からのコードのうち（０，εＤ，δＤ）
は最上位桁が常に０であるから、第１図中の日の
判定コード変換器１９は第３図に示される簡略化
した、判定コードIN₃（Ｏ，F₂，F₃）と判定コー
ドIN₄（G₁，G₂，G₃）を加算して、加算結果OUT₂
（H₁，H₂，H₃）を得るためのEx―OR回路３０１
〜３０５、OR回路３０６，３０７、AND回路３
０８〜３１２からなる加算器を用いることができ
る。第２図、第３図に示す加算器は結果として
（１，１，１）を出力することがあるが、この場
合は（０，０，０）と同じものとして処理すれば
問題はない。すなわち、得られた加算結果（γ
Ｓ，βＳ，αＳ）に対して表４の様に曜日を割り
付けることによつてて任意の年月日の曜日が判定
される。ここで、表３は月より曜日判定コードを
導くコード変換表であり、表４は曜日判定コード
と曜日の対応を示す表である。各判定コードは、
従来から良く知られているデコーダにより簡単に
コード化されるものである。

【表】

【表】一例として1978年４月20日の曜日を判定してみ
る。年からの判定コードは１の位が８ということ
から、表１によりY₁＝（０，１，１，）、または
1970年から表２によりY₂＝（１，１，０）が得ら
れる。第２図に示す加算器によるY₁とY₂の和
は、（０，１，１）＋（１，１，０）＝（０，１，０）
と得られる。ここでこの計算を第２図を用いて説
明する。（０，１，１）＝（A₁，A₂，A₃）、（１，
１，０）＝（B₁，B₂，B₃）となるので、加算器は普
通、計算前にクリアーされているから、２０６の
出力は「０」となり２０３の出力は「１」となり
C₃は「１」となる。次に２０９の出力が「０」
なので、２０５の出力が「１」となり２０２の出
力は「０」となりC₂は「０」となる。そして２
０８の出力が「１」なので、２０４の出力が
「０」となり２０２の出力は「０」となる。ここ
で２０７からの桁上げ出力が「１」となるので、
２０６の出力が「１」となり２０３の出力は
「０」となるのでC₃は「０」となる。そして、２
０９の出力が「１」となるので２０５の出力が
「０」となり２０２の出力は「１」となるのでC₂
「１」となる。次に２０８の出力が「１」となる
ので２０４の出力が「０」となり２０１の出力は
「０」となるのでC₁は「０」となる。また２０７
の出力が「１」となるので、（C₁，C₂，C₃）＝
（０，１，０）に固定され、７進補正された加算
結果は（０，１，０）となる。次に以上と同じよ
うに月からの判定コードは４月なので、表３によ
り（０，１，１）となるから、年で得られた和に
さらに加算すると、（０，１，０）＋（（０，１，１）＝（１，０，１）と
なる。次に日による曜日のずれを計算すると、Ｄ
＝（１，０，１，０，０）より（０，１，０）＋（１，０，０）＝（1.1，０）であ
る。これと年月による結果をさらに加算して、
（１，０，１）＋（１，１，０）＝（１，０，０）が
得られ、表４により1978年４月20日は木曜日と判
定される。ここで、第１図３８で示すところの、年月まで
の加算結果を取り出すと任意の年月における０日
に当る曜日が得られるので、該年月の暦を表示す
る際の曜日判定もこの回路で行なうことができる
ことになる。以上の様に本発明によれば、電子時計の曜日判
定回路において除算回路を全く使用せず、全て加
算の処理を行なつているので、回路を非常に簡略
化できて、年月日に対応して演算の為の時間を殆
ど費やすことなく曜日の出力を得ることができ
る。また、従来の曜日表示付電子時計に必要とさ
れた曜日設定を廃止することは、電子時計の機能
を一段と高いめることになり、本発明の効果は大
きい。

【図面の簡単な説明】

第１図は本発明の電子時計の曜日判定回路の一
実施例を示す構成図である。第２図は、本発明の
電子時計の曜日判定回路に使用される加算器の一
例である。第３図は、第１図における日の判定コ
ード変換器１９に使用される加算器の一例であ
る。１１……年カウンター、１２……月カウンタ
ー、１３……日カウンター、１４……表示用年カ
ウンター、１５……表示用月カウンター、１６…
…年の判定コード変換器、１７……閏年判定器、
１８……月の判定コード変換器、１９……日の判
定コード変換器、２０……年の判定コード加算
器、２１……年と月の判定コード加算器、２２…
…年と月の判定コードの和と日の判定コード加算
器、３１……暦表示年月送り信号、３２……閏年
判定信号（LY）、３３……年からの判定コード
Y₁、３４……年からの判定コードY₂、３５……
月からの判定コード、３６……日からの判定コー
ド、３７……年からの判定コードの和、３８……
年月の判定コードの和、３９……年月日の判定コ
ードの和、２０１〜２０６，３０１〜３０５……
Ex―OR回路、２０７〜２０９，３０６，３０７
……OR回路、２１０〜２１５，３０８〜３１２
……AND回路。

Claims

【特許請求の範囲】１年、月、日から曜日を判定する電子時計の曜
日判定回路において、年によつて生じる曜日のず
れを表わす３ビツトの第１判定コードを発生する
第１判定コード変換器と、基準月日に対する各月
基準日の曜日のずれを表わす３ビツトの第２判定
コードを発生する第２判定コード変換器と、日に
よる曜日のずれを表わす３ビツトを第３判定コー
ドを発生する第３判定コード変換器と、前記第
１、第２及び第３判定コード変換器のうちの２つ
の変換器の出力をうけ、その２つの３ビツトの判
定コードを加算する第１加算器と、前記第１加算
器の出力と前記第１加算器で加算されない残りの
変換器の出力をうけ、それらの３ビツトのコード
を加算し、所定の日の曜日信号として出力する第
２加算器とを有し、前記第１及び第２加算器は、
前記３ビツトの各判定コードまたは加算結果のコ
ードをビツトそれぞれ並列に加算する複数の加算
回路及び最上位ビツトの加算回路からの桁上げキ
ヤリーを最下位ビツトの加算回路へのキヤリーと
して与えて７進の補正を行なう回路を具備するこ
とを特徴とする電子時計の曜日判定回路。２年、月から任意に年月の暦の曜日を判定する
電子時計の曜日判定回路において、年によつて生
じる曜日のずれを表わす３ビツトの第１判定コー
ドを発生する第１判定コード変換器と、基準月日
に対する各月基準日の曜日のずれを表わす３ビツ
トの第２判定コードを発生する第２判定コード変
換器と、前記第１及び第２判定コード変換器の出
力をうけ、３ビツトの第１及び第２判定コードを
加算し、暦の所定の月の曜日信号として出力する
加算器とを有し、前記加算器は、前記３ビツトの
第１及び第２判定コードのそれぞれ同一ビツトを
並列に加算する複数の加算回路及び最上位ビツト
の加算回路からの桁上げキヤリーを最下位ビツト
の加算回路へのキヤリーとして与えて７進の補正
を行なう回路を具備することを特徴とする電子時
計の曜日判定回路。