JPS6232815B2 - - Google Patents
Info
- Publication number
- JPS6232815B2 JPS6232815B2 JP56215142A JP21514281A JPS6232815B2 JP S6232815 B2 JPS6232815 B2 JP S6232815B2 JP 56215142 A JP56215142 A JP 56215142A JP 21514281 A JP21514281 A JP 21514281A JP S6232815 B2 JPS6232815 B2 JP S6232815B2
- Authority
- JP
- Japan
- Prior art keywords
- typ
- typewriter
- input
- ioc
- maintenance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は保守用コマンド投入装置は単一として
いる冗長構成のシステムについて、障害発生時実
装テーブルを書換え動作可能とする保守方式に関
する。
いる冗長構成のシステムについて、障害発生時実
装テーブルを書換え動作可能とする保守方式に関
する。
(2) 技術の背景
第１図に示すブロツク構成図は電子交換機を例
示した二重化システムであつて、電話機SUB、
ラインリンク網LLN、トランクリンク網TLN、
トランクTRK、通話路制御装置SPCEにつき所定
の接続を行ない、中央制御装置CC、主記憶装置
MM、入出力制御装置IOC、フロツピデイスク
FDが二重化して組合されている。中央処理装置
以降は０系と１系とあるため添字が０，00，１，
10のように付されている。電子交換という業務を
障害発生時にも中断なく運用するため、二重化構
成をとることがあるが、運用開始のとき、或いは
システム動作診断のため所定の指示を投入するタ
イプライタTYPは障害になつても通常の交換処
理には影響がでないので１台接続とする一重化構
成が一般である。それはタイプライターの障害が
発生しても運用が全く中断することはなく、又タ
イプライターの値段が入出力制御装置と比較し極
めて高価でありシステムの経済化の理由による。
第１図のシステムにおいて主記憶装置MMには、
実装テーブル、障害テーブル、工事テーブルなど
各種のテーブルを具備し、それらについて使用状
態に対応しテーブルの書換えを行なつている。実
装テーブルの例を第２図に示す。第２図Ａは実装
テーブルを全体的に示し、上欄外数字はビツト数
RFBを、右側欄外数字は管理番号RFAおよび系
番号Ｓで構成されるRFASを示し、MM0，CC0，
TYP00…はそれぞれ指定の装置を示し、実際はそ
れがシステムに実装されているか否かをRFA，
Ｓ，RFBで構成される装置論理番号RFNの番号
と共に格納している。第２図Ｂは装置内部論理番
号構成を示し、RFAおよびＳで構成されるRFAS
は該装置の実装テーブル等のアドレス方向の索引
値を示し、RFBはビツト方向の索引値を示して
いる。
示した二重化システムであつて、電話機SUB、
ラインリンク網LLN、トランクリンク網TLN、
トランクTRK、通話路制御装置SPCEにつき所定
の接続を行ない、中央制御装置CC、主記憶装置
MM、入出力制御装置IOC、フロツピデイスク
FDが二重化して組合されている。中央処理装置
以降は０系と１系とあるため添字が０，00，１，
10のように付されている。電子交換という業務を
障害発生時にも中断なく運用するため、二重化構
成をとることがあるが、運用開始のとき、或いは
システム動作診断のため所定の指示を投入するタ
イプライタTYPは障害になつても通常の交換処
理には影響がでないので１台接続とする一重化構
成が一般である。それはタイプライターの障害が
発生しても運用が全く中断することはなく、又タ
イプライターの値段が入出力制御装置と比較し極
めて高価でありシステムの経済化の理由による。
第１図のシステムにおいて主記憶装置MMには、
実装テーブル、障害テーブル、工事テーブルなど
各種のテーブルを具備し、それらについて使用状
態に対応しテーブルの書換えを行なつている。実
装テーブルの例を第２図に示す。第２図Ａは実装
テーブルを全体的に示し、上欄外数字はビツト数
RFBを、右側欄外数字は管理番号RFAおよび系
番号Ｓで構成されるRFASを示し、MM0，CC0，
TYP00…はそれぞれ指定の装置を示し、実際はそ
れがシステムに実装されているか否かをRFA，
Ｓ，RFBで構成される装置論理番号RFNの番号
と共に格納している。第２図Ｂは装置内部論理番
号構成を示し、RFAおよびＳで構成されるRFAS
は該装置の実装テーブル等のアドレス方向の索引
値を示し、RFBはビツト方向の索引値を示して
いる。
RFA，Ｓ，RFBで構成されたRFNで索引され
たビツト位置が“１”とすると実装されているこ
と、“０”とすると未実装であることを示してい
る。つまりシステムを構成する装置１台に１ビツ
トが該当していることを示す。
たビツト位置が“１”とすると実装されているこ
と、“０”とすると未実装であることを示してい
る。つまりシステムを構成する装置１台に１ビツ
トが該当していることを示す。
(3) 従来技術と問題点
第１図に示すようにタイプライタTYP00が入出
力制御装置IOC0と接続されているとき、該入出
力制御装置に障害が発生すると、タイプライタ
TYP00は診断コマンドなど保守用コマンドを投入
して運転系統のチエツクなどの指令ができなくな
る。タイプライタTYP00について第１図の破線で
示すようにIOC1に接続換えしてTYP10とすれ
ば、ハードウエアとして実装状態になつたが、前
述の主記憶装置中の実装テーブルは、タイプライ
タTYP00が入出力制御装置IOC0に接続されたま
まであるため、ソフトウエア運用の面から実動で
きない。
力制御装置IOC0と接続されているとき、該入出
力制御装置に障害が発生すると、タイプライタ
TYP00は診断コマンドなど保守用コマンドを投入
して運転系統のチエツクなどの指令ができなくな
る。タイプライタTYP00について第１図の破線で
示すようにIOC1に接続換えしてTYP10とすれ
ば、ハードウエアとして実装状態になつたが、前
述の主記憶装置中の実装テーブルは、タイプライ
タTYP00が入出力制御装置IOC0に接続されたま
まであるため、ソフトウエア運用の面から実動で
きない。
(4) 発明の目的
本発明の目的は前述の欠点を改善し、保守用コ
マンドの投入装置については障害発生時に実装テ
ーブルを現実のハードウエアと対応する状態に素
早く書換え動作のできる保守方式を提供すること
にある。
マンドの投入装置については障害発生時に実装テ
ーブルを現実のハードウエアと対応する状態に素
早く書換え動作のできる保守方式を提供すること
にある。
(5) 発明の構成
本発明の構成は記憶装置・中央制御装置・入出
力制御装置について冗長構成で保守用コマンド投
入装置は単一としているシステムの保守方式にお
いて、前記記憶装置にはシステムを構成するハー
ドウエアの実装・未実装についての情報を格納す
る実用テーブル領域を設け、中央制御装置に対し
発生された割込信号により前記実装テーブルを書
換え可能としたことである。
力制御装置について冗長構成で保守用コマンド投
入装置は単一としているシステムの保守方式にお
いて、前記記憶装置にはシステムを構成するハー
ドウエアの実装・未実装についての情報を格納す
る実用テーブル領域を設け、中央制御装置に対し
発生された割込信号により前記実装テーブルを書
換え可能としたことである。
(6) 発明の実施例
以下図面に示す本発明の実施例について説明す
る。第３図Ａは本発明の第１実施例の構成図主要
部を示し、第３図Ｂはそのフローチヤートを示し
ている。第３図Ａにおいて障害発生のときタイプ
ライタTYP00を入出力制御装置IOC1に接続した
後、中央処理装置CCに対し、割込操作鍵（図示
せず）を押下し「外部割込」を指示する。中央制
御装置CCは外部割込であることを認識し、割込
処理のため、記憶装置のアドレスAAAを参照
し、解析プログラムを引出し、アドレスBBBにお
ける外部割込の処理プログラムとして、タイプラ
イタTYP00の接続をチエツクし、実装テーブルを
実情に合致するように、第２図Ｂの所定場所のビ
ツトを書換えさせる。以後タイプライタTYP00か
ら入出力制御装置IOC1を介しての通常の操作が
可能となる。第３図Ｂは動作フローチヤートであ
る。
る。第３図Ａは本発明の第１実施例の構成図主要
部を示し、第３図Ｂはそのフローチヤートを示し
ている。第３図Ａにおいて障害発生のときタイプ
ライタTYP00を入出力制御装置IOC1に接続した
後、中央処理装置CCに対し、割込操作鍵（図示
せず）を押下し「外部割込」を指示する。中央制
御装置CCは外部割込であることを認識し、割込
処理のため、記憶装置のアドレスAAAを参照
し、解析プログラムを引出し、アドレスBBBにお
ける外部割込の処理プログラムとして、タイプラ
イタTYP00の接続をチエツクし、実装テーブルを
実情に合致するように、第２図Ｂの所定場所のビ
ツトを書換えさせる。以後タイプライタTYP00か
ら入出力制御装置IOC1を介しての通常の操作が
可能となる。第３図Ｂは動作フローチヤートであ
る。
第４図は本発明の第２実施例を示す図であつ
て、タイプライタTYP00をIOC0とIOC1に対し切
替可能にスイツチSWを設けておく。障害発生時
にはタイプライタTYP00を障害でない側の入出力
制御装置IOCに切替え、TYP10としタイプライタ
ボードの「REQ」鍵を押下する。中央制御装置
CCは割込フリツプフロツプを各IOCに対応させ
て設けておくから、割込フリツプフロツプのセツ
トされたことにより、中央制御装置と入出力装置
間の一定の制御手順ENQ（エンク）シーケンス
を起動させて、実装・未実装状態変更を確認す
る。その結果実装テーブルを書換えることができ
る。第４図Ｂはその動作フローチヤートである。
て、タイプライタTYP00をIOC0とIOC1に対し切
替可能にスイツチSWを設けておく。障害発生時
にはタイプライタTYP00を障害でない側の入出力
制御装置IOCに切替え、TYP10としタイプライタ
ボードの「REQ」鍵を押下する。中央制御装置
CCは割込フリツプフロツプを各IOCに対応させ
て設けておくから、割込フリツプフロツプのセツ
トされたことにより、中央制御装置と入出力装置
間の一定の制御手順ENQ（エンク）シーケンス
を起動させて、実装・未実装状態変更を確認す
る。その結果実装テーブルを書換えることができ
る。第４図Ｂはその動作フローチヤートである。
(7) 発明の効果
このようにして本発明によると記憶装置内に設
けた実装テーブル領域についてハードウエアの変
更後、ソフトウエアの変更を行なつているから障
害発生時など必要なとき保守用コマンドを投入す
ることができて、極めて安価で効果的な保守方式
が提供できる。
けた実装テーブル領域についてハードウエアの変
更後、ソフトウエアの変更を行なつているから障
害発生時など必要なとき保守用コマンドを投入す
ることができて、極めて安価で効果的な保守方式
が提供できる。
第１図は電子交換機を例示した二重化システム
の図、第２図は実装テーブルと、格納ビツトを示
す図、第３図・第４図は本発明の第１・第２実施
例の構成を示す図と各動作フローチヤートを示
す。 SPCE……通話路制御装置、CC……中央処理
装置、MM……主記憶装置、IOC……入出力制御
装置、TYP00……タイプライタ、ITBL……実装
テーブル、RFN……装置論理番号。
の図、第２図は実装テーブルと、格納ビツトを示
す図、第３図・第４図は本発明の第１・第２実施
例の構成を示す図と各動作フローチヤートを示
す。 SPCE……通話路制御装置、CC……中央処理
装置、MM……主記憶装置、IOC……入出力制御
装置、TYP00……タイプライタ、ITBL……実装
テーブル、RFN……装置論理番号。
Claims (1)
- 【特許請求の範囲】 １ 記憶装置・中央制御装置・入出力制御装置に
ついて冗長構成で保守用コマンド投入装置は単一
としているシステムの保守方式において、 前記記憶装置には、前記保守用コマンド投入装
置の割込信号によつて書換え可能なシステムを構
成するハードウエアの実装・未実装についての情
報を格納する実装テーブル領域を設け、 中央制御装置に対し発生された前記割込信号に
より前記実装テーブルを書換え、前記保守用コマ
ンド投入装置の使用を可能としたことを特徴とす
るシステム保守方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56215142A JPS58119057A (ja) | 1981-12-31 | 1981-12-31 | システム保守方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56215142A JPS58119057A (ja) | 1981-12-31 | 1981-12-31 | システム保守方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58119057A JPS58119057A (ja) | 1983-07-15 |
| JPS6232815B2 true JPS6232815B2 (ja) | 1987-07-16 |
Family
ID=16667379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56215142A Granted JPS58119057A (ja) | 1981-12-31 | 1981-12-31 | システム保守方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58119057A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439123U (ja) * | 1987-09-04 | 1989-03-08 | ||
| JPH0224718U (ja) * | 1988-08-04 | 1990-02-19 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0288648B1 (en) * | 1987-04-22 | 1992-07-08 | International Business Machines Corporation | Adapter bus switch for improving the availability of a control unit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5241018B2 (ja) * | 1972-11-14 | 1977-10-15 | ||
| JPS5264843A (en) * | 1975-11-26 | 1977-05-28 | Nec Corp | State administration system of hardware resources |
| US4014005A (en) * | 1976-01-05 | 1977-03-22 | International Business Machines Corporation | Configuration and control unit for a heterogeneous multi-system |
-
1981
- 1981-12-31 JP JP56215142A patent/JPS58119057A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439123U (ja) * | 1987-09-04 | 1989-03-08 | ||
| JPH0224718U (ja) * | 1988-08-04 | 1990-02-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58119057A (ja) | 1983-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05242060A (ja) | マルチプロセッサ及びデータ同一化方法 | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPS6232815B2 (ja) | ||
| JPS5824812B2 (ja) | 入出力装置管理方式 | |
| JPH0122653B2 (ja) | ||
| JPS60144857A (ja) | Ｃｐｕ周辺回路 | |
| KR100431467B1 (ko) | 프로세서간 이중화 시스템 및 방법 | |
| JPH02173852A (ja) | バス診断装置 | |
| JP2983221B2 (ja) | メモリ構成設定方法 | |
| JPH02157952A (ja) | 記憶装置 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH0716218B2 (ja) | 電子交換機二重化方式 | |
| JPS58184662A (ja) | 記憶装置 | |
| JPS6243408Y2 (ja) | ||
| JPS638500B2 (ja) | ||
| JPS58171795A (ja) | メモリチエツク回路 | |
| JP2640139B2 (ja) | メモリカード | |
| JPH0237458A (ja) | 冗長バス構成のバス制御方式 | |
| JPH05204775A (ja) | ローカルメモリ診断装置 | |
| JPH0157376B2 (ja) | ||
| JPS6113266B2 (ja) | ||
| JPH0458635A (ja) | データ伝送装置 | |
| JPS59116998A (ja) | 主記憶装置の障害検知方式 | |
| JPS63167947A (ja) | Ｒａｍ代替方法 |