JPS6233462A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6233462A JPS6233462A JP60174658A JP17465885A JPS6233462A JP S6233462 A JPS6233462 A JP S6233462A JP 60174658 A JP60174658 A JP 60174658A JP 17465885 A JP17465885 A JP 17465885A JP S6233462 A JPS6233462 A JP S6233462A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type
- semiconductor
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体へテロ接合界面におけ、る高い導伝性を
有する導伝層を用いた半導体装置、特に高速性及び高周
波特性に優れた半導体装置に関するものである。
有する導伝層を用いた半導体装置、特に高速性及び高周
波特性に優れた半導体装置に関するものである。
近年、超高周波・超高速素子として、ヘテロ接合バイポ
ーラトランジスタ（以下ＨＢＴと略記すも）が有望視さ
れている。ｋＢＴの理論的アプローチは、Ｈ，Ｋｒｏ＊
ｍ＊ｒによってなされ、例えば！ロシーディング・オプ
φデーアイトリプルイー（Ｐｒｅ・＊ｄｌｎｇｓ＋ｏｆ
ｔｈ＠ＩＥＥＥ ） 、 ７０巻、１号、１３頁（１
９８２年）に要約されている。ＨＢＴの主な特徴は、エ
ミッタ効率、電流利得の向上などであるが、実際のＨＢ
Ｔの素子構造としては依然として様々である。第４図に
代表的なＨＢＴの構造を示す。
ーラトランジスタ（以下ＨＢＴと略記すも）が有望視さ
れている。ｋＢＴの理論的アプローチは、Ｈ，Ｋｒｏ＊
ｍ＊ｒによってなされ、例えば！ロシーディング・オプ
φデーアイトリプルイー（Ｐｒｅ・＊ｄｌｎｇｓ＋ｏｆ
ｔｈ＠ＩＥＥＥ ） 、 ７０巻、１号、１３頁（１
９８２年）に要約されている。ＨＢＴの主な特徴は、エ
ミッタ効率、電流利得の向上などであるが、実際のＨＢ
Ｔの素子構造としては依然として様々である。第４図に
代表的なＨＢＴの構造を示す。
第４図において、例えばｎｐｎ型の場合、１０１はコレ
クタ電極、１０２はｎ型の基板例えばＧａＡｇ、 １０
３はｈ型の第１の半導体層例えばＧａＡｓ、１０４はｐ
型の第２の半導体層、例えばＧａＡｓ、１０５は第２の
半導体層１０４の有する電子親和力とエネルギーギャッ
プの和よシ大きいｎ型の第３の半導体層例えばＡ２．、
Ｇａｌ１．Ａａ 、 １０６°はペース電極、１０７は
エミッタ電極である。第５図は、熱平衡状態におけるエ
ミッタ電極１０７直下のエネルギーバンド図を示してい
る。ここでＥＣは伝導帯下端のエネルギー準位、Ｅ２は
フェルミ準位、Ｅｖは価電子帯上端のエネルギー準位を
表わしている。第４図に示したＨＢＴにおいては、エミ
ッタ電極１０７からベース層（第２の半導体層）１０４
に注入される電子のほとんどがコレクタ電極１０１に到
達するのに対し、ベース電極１０６からエミツタ層（第
３の半導体層）１０５に注入される正孔は、ベース層１
０４に比べ大きなエネルギーギャップを有したエミツタ
層１０５による反射のために極めて少なくなる。従って
、例えば、エミッタ接地時の電流増幅率ｈＦＥは極めて
大きなものとなる。
クタ電極、１０２はｎ型の基板例えばＧａＡｇ、 １０
３はｈ型の第１の半導体層例えばＧａＡｓ、１０４はｐ
型の第２の半導体層、例えばＧａＡｓ、１０５は第２の
半導体層１０４の有する電子親和力とエネルギーギャッ
プの和よシ大きいｎ型の第３の半導体層例えばＡ２．、
Ｇａｌ１．Ａａ 、 １０６°はペース電極、１０７は
エミッタ電極である。第５図は、熱平衡状態におけるエ
ミッタ電極１０７直下のエネルギーバンド図を示してい
る。ここでＥＣは伝導帯下端のエネルギー準位、Ｅ２は
フェルミ準位、Ｅｖは価電子帯上端のエネルギー準位を
表わしている。第４図に示したＨＢＴにおいては、エミ
ッタ電極１０７からベース層（第２の半導体層）１０４
に注入される電子のほとんどがコレクタ電極１０１に到
達するのに対し、ベース電極１０６からエミツタ層（第
３の半導体層）１０５に注入される正孔は、ベース層１
０４に比べ大きなエネルギーギャップを有したエミツタ
層１０５による反射のために極めて少なくなる。従って
、例えば、エミッタ接地時の電流増幅率ｈＦＥは極めて
大きなものとなる。
しかしながら、第４図に示したような従来型のＨＢＴに
おいては、例えば高性能化に重要となるベース層１０４
の幅Ｗ、及びベース抵抗ｒ、が相殺関係にある（即ちＷ
、を小さくするとｒＢが増大する。）為、ＨＢＴの性能
向上を制限する欠点があった。詳細に述べるために例え
ば？（ＢＴの最大発振周波数：ｆｍ＊ｘとスイッチング
時間τ３とについて考える。
おいては、例えば高性能化に重要となるベース層１０４
の幅Ｗ、及びベース抵抗ｒ、が相殺関係にある（即ちＷ
、を小さくするとｒＢが増大する。）為、ＨＢＴの性能
向上を制限する欠点があった。詳細に述べるために例え
ば？（ＢＴの最大発振周波数：ｆｍ＊ｘとスイッチング
時間τ３とについて考える。
ｆ 及びτ３については既知のように近似的次式％式％
ここで、ｆ、は遮断周波数、ｒ、はベース抵抗、Ｃｃは
コレクタ容量、ｒＬ及びＣＬは負荷抵抗及び負荷容量で
ある。また少数キャリアのペース領域走で与えられる。
コレクタ容量、ｒＬ及びＣＬは負荷抵抗及び負荷容量で
ある。また少数キャリアのペース領域走で与えられる。
ＷＢはベース幅、礼は少数キャリア（今の場合電子）の
拡散定数である。更にｆ、については、β７にほぼ逆比
例する。式（１）〜（３）に注目すると、ｒ、、Ｗ、及
びＣｃの低減がＨＢＴＯ高性能化に極めて重要なことが
分る。ところが、ＷＢを小さくすると逆にｒ、が大きく
なりてしまうため、先に述べたようにＨＢＴの性能向上
に大きな制約を与えてしまうという欠点を有しているこ
とになる。またこのような欠点はｎｐｎ型のＨＢＴだけ
でなくｐｎｐｆｆｉのＨＢＴについても共通の問題とな
ることは明らかである。
拡散定数である。更にｆ、については、β７にほぼ逆比
例する。式（１）〜（３）に注目すると、ｒ、、Ｗ、及
びＣｃの低減がＨＢＴＯ高性能化に極めて重要なことが
分る。ところが、ＷＢを小さくすると逆にｒ、が大きく
なりてしまうため、先に述べたようにＨＢＴの性能向上
に大きな制約を与えてしまうという欠点を有しているこ
とになる。またこのような欠点はｎｐｎ型のＨＢＴだけ
でなくｐｎｐｆｆｉのＨＢＴについても共通の問題とな
ることは明らかである。
本発明の目的は、以上のような従来技術における欠点を
除去し、高速性及び高周波特性に極めて優れたパイＩ−
ラ型の半導体装置を提供することにある。
除去し、高速性及び高周波特性に極めて優れたパイＩ−
ラ型の半導体装置を提供することにある。
本発明は、ｎ型の第１の半導体層上にｐ型の第２の半導
体層と、該第２の半導体より電子親和力とエネルギーギ
ャップとの和が小さい、高純度あス（Δはガ乎１ ／７
’ｌ ｋｔＱ小土這伏１帛−積ζ六五ＩＦ あ１つｔ
ｈくとも第２の半導体層が２層以上、第３の半導体層が
１層以上積層され、更にその上に積層したｎ型の第４の
半導体層と、第１の半導体層とにそれぞれオーミック性
接触した電極及び少くとも該第３の半導体層と接触した
制御電極を有することを特徴とする半導体装置、および
、ｐ型の第１の半導体層上に、ｎ型の第２の半導体層と
、該第２の半導体より電子親和力が大きい高純度あるい
はｐ型の第３の半導体層とが交互に、かつ少くとも該第
２の半導体層が２層以上、該第３の半導体層が１層以上
積層され、更にその上に積層したｐ型の第４の半導体層
と、該第１の半導体層とにそれぞれオーミック性接触し
た電極及び少くとも該第３の半導体層と接触した制御電
極を特徴とする半導体装置である。
体層と、該第２の半導体より電子親和力とエネルギーギ
ャップとの和が小さい、高純度あス（Δはガ乎１ ／７
’ｌ ｋｔＱ小土這伏１帛−積ζ六五ＩＦ あ１つｔ
ｈくとも第２の半導体層が２層以上、第３の半導体層が
１層以上積層され、更にその上に積層したｎ型の第４の
半導体層と、第１の半導体層とにそれぞれオーミック性
接触した電極及び少くとも該第３の半導体層と接触した
制御電極を有することを特徴とする半導体装置、および
、ｐ型の第１の半導体層上に、ｎ型の第２の半導体層と
、該第２の半導体より電子親和力が大きい高純度あるい
はｐ型の第３の半導体層とが交互に、かつ少くとも該第
２の半導体層が２層以上、該第３の半導体層が１層以上
積層され、更にその上に積層したｐ型の第４の半導体層
と、該第１の半導体層とにそれぞれオーミック性接触し
た電極及び少くとも該第３の半導体層と接触した制御電
極を特徴とする半導体装置である。
以下、図面を参照し本発明の原理と特有の作用効果を明
らかにする。説明の都合上、特定の材料を用いることに
するが、本発明の原理に照合すれば他の材料に対しても
適用できることは明らかである。
らかにする。説明の都合上、特定の材料を用いることに
するが、本発明の原理に照合すれば他の材料に対しても
適用できることは明らかである。
第１図（、）は本発明の半導体装置の基本的構造の一例
を示す模式的構造断面図である。
を示す模式的構造断面図である。
第１図（、）において、１１は高抵抗基板、１２はｎ型
の第１の半導体層、１３はｐ型の第２の半導体層、１４
は前記第２の半導体１３より電子親和力とエネルギーイ
ヤツブの和が小さい、高純度あるいはｎ型の第３の半導
体層、１５はｎ型の第４の半導体層、１６は制御電極、
１７及び１８は第１および第４半導体層に接触したオー
ミック性電極である。
の第１の半導体層、１３はｐ型の第２の半導体層、１４
は前記第２の半導体１３より電子親和力とエネルギーイ
ヤツブの和が小さい、高純度あるいはｎ型の第３の半導
体層、１５はｎ型の第４の半導体層、１６は制御電極、
１７及び１８は第１および第４半導体層に接触したオー
ミック性電極である。
第１図（ｂ）は、第１図（、）に示した本発明にかかる
構造において、熱平衡状態における電極１７直下でのエ
ネルギーバンド図の一例である。ここで、１９は２次元
正孔層であり、ＥＣ，Ｅ、、Ｅｖについては第５図で説
明したものと同一である。
構造において、熱平衡状態における電極１７直下でのエ
ネルギーバンド図の一例である。ここで、１９は２次元
正孔層であり、ＥＣ，Ｅ、、Ｅｖについては第５図で説
明したものと同一である。
本発明の基本原理は、前記第２の半導体層１３と第３の
半導体層１４のへテロ接合界面に形成された前記２次元
正孔層１９の高い導伝性と狭い領域内での閉じ込め効果
を利用して、例えばＨＢＴに応用した場合のｒ、及びＷ
Ｂの低減をはかり、ＨＢＴの高性能化を実現するもので
ある。
半導体層１４のへテロ接合界面に形成された前記２次元
正孔層１９の高い導伝性と狭い領域内での閉じ込め効果
を利用して、例えばＨＢＴに応用した場合のｒ、及びＷ
Ｂの低減をはかり、ＨＢＴの高性能化を実現するもので
ある。
即ち、高純度層１４に形成された２次元正孔は、既知の
ように、特に不純物の散乱の影響が少なくなるため、更
には本来性する自白度の２次元性によって散乱が少なく
なるだめに特に低温においては極めて大きな正孔移動度
μｈを有している。例えばＧａＡ＋中の正孔の場合室温
でμｈ４４００ ｃｍ” ／ ｖ 、 ｓ７７にではμ
ｈ”ｗ ４０００ ｃｍ” ／ ｖ 、 ｓと飛躍的に
増大する。
ように、特に不純物の散乱の影響が少なくなるため、更
には本来性する自白度の２次元性によって散乱が少なく
なるだめに特に低温においては極めて大きな正孔移動度
μｈを有している。例えばＧａＡ＋中の正孔の場合室温
でμｈ４４００ ｃｍ” ／ ｖ 、 ｓ７７にではμ
ｈ”ｗ ４０００ ｃｍ” ／ ｖ 、 ｓと飛躍的に
増大する。
また、この２次元正孔層の正孔面密度Ｐ８は、各半導体
層のキャリア密度及び膜厚によって変化するものの各ヘ
テロ接合界面当り約ｌＸｌ０ ｃｍ の実現が可能
である。更にこの２次元正孔の波動の拡示りは各ヘテロ
接合界面において約１００Ｘと極めて小さいだめ、即ち
、正孔がへテロ界面の三角ポテンシャル井戸に閉じ込め
られているため、実効的ベース幅の低減に大きく寄与す
ることが期待される。
層のキャリア密度及び膜厚によって変化するものの各ヘ
テロ接合界面当り約ｌＸｌ０ ｃｍ の実現が可能
である。更にこの２次元正孔の波動の拡示りは各ヘテロ
接合界面において約１００Ｘと極めて小さいだめ、即ち
、正孔がへテロ界面の三角ポテンシャル井戸に閉じ込め
られているため、実効的ベース幅の低減に大きく寄与す
ることが期待される。
今、τ、の低減をはかるだめに実効的ベース幅ＷＢ＝５
００Ｘと薄くした場合において、ベース領域のシート抵
抗柘について考える。Ｒ口は次式で与えられる。
００Ｘと薄くした場合において、ベース領域のシート抵
抗柘について考える。Ｒ口は次式で与えられる。
Ｒｏ ” （ｑＰ、μｈ）−’ （４）ここ
でｑは電子の電荷量である。第４図に示した従来構造の
場合、ＷＢ＝５ｏｏＸとした時にはｐｎ接合による空乏
層幅があるため、ベース層１０４の実効的幅はＩ Ｘ
１０ ” ｃｍ−３程度のアクセプタ密度（ベース層１
０４）と５Ｘ１０１７ｚ−３程度のドナー密度（エミツ
タ層１０５及びコレクタ層１０３）を仮定した場合、約
３００Ｘと考えられる。また高いアクセプタ密度の半導
体における正孔の移動度は高純度の場合に比べ大きく低
下することを考慮すると、例えばｐ型のＧａＡｓをベー
ス層１０４訓いた場合μ、〜１００ロシ′ｖ、因になる
。従って、従来構造における脳は約２０にΩ／口と見積
られる。一方、本発明においては、室温テＲ。〜８ｋＱ
１０．７７にでＲｅ 〜０．８ ｋ、Ｑ１０となシ、本
発明によって、ベース領域のシート抵抗上、従ってベー
ス抵抗ｒ、が大きく改善されることは明らかである。更
に従来構造でよく用いられたＷ、の値（≧１０００Ｘ）
に比べ、Ｗ、も小さくできるため、（３）式からτ８が
大幅に改善されることになる７尚エミツタの注入効率に
ついては２次元正孔層１９がへテロ接合界面の電位障壁
を感じるため閉じ込め効果が高く、従ってほぼ理想的な
１に近いものとなる。
でｑは電子の電荷量である。第４図に示した従来構造の
場合、ＷＢ＝５ｏｏＸとした時にはｐｎ接合による空乏
層幅があるため、ベース層１０４の実効的幅はＩ Ｘ
１０ ” ｃｍ−３程度のアクセプタ密度（ベース層１
０４）と５Ｘ１０１７ｚ−３程度のドナー密度（エミツ
タ層１０５及びコレクタ層１０３）を仮定した場合、約
３００Ｘと考えられる。また高いアクセプタ密度の半導
体における正孔の移動度は高純度の場合に比べ大きく低
下することを考慮すると、例えばｐ型のＧａＡｓをベー
ス層１０４訓いた場合μ、〜１００ロシ′ｖ、因になる
。従って、従来構造における脳は約２０にΩ／口と見積
られる。一方、本発明においては、室温テＲ。〜８ｋＱ
１０．７７にでＲｅ 〜０．８ ｋ、Ｑ１０となシ、本
発明によって、ベース領域のシート抵抗上、従ってベー
ス抵抗ｒ、が大きく改善されることは明らかである。更
に従来構造でよく用いられたＷ、の値（≧１０００Ｘ）
に比べ、Ｗ、も小さくできるため、（３）式からτ８が
大幅に改善されることになる７尚エミツタの注入効率に
ついては２次元正孔層１９がへテロ接合界面の電位障壁
を感じるため閉じ込め効果が高く、従ってほぼ理想的な
１に近いものとなる。
以上説明したようＫ、本発明によってｒＢ及びＷ、が大
幅に改善されるため’ｍａｘ及びτ３の両方において特
性向上が実現され、従って、高速性及び高周波特性に優
れた半導体装置が得られることは明らかである。
幅に改善されるため’ｍａｘ及びτ３の両方において特
性向上が実現され、従って、高速性及び高周波特性に優
れた半導体装置が得られることは明らかである。
以上の説明では、電子が少数キャリアとなるいわゆるｎ
ｐｎ ｍについて述べてきたが、本発明の原理は正孔が
少数キャリアとなるいわゆるｐｎｐ Ｗについても同様
に適用できる。
ｐｎ ｍについて述べてきたが、本発明の原理は正孔が
少数キャリアとなるいわゆるｐｎｐ Ｗについても同様
に適用できる。
第２図（、）は、本発明によるｐｎｐ型の半導体装置の
基本的構造の一例を示す模式的構造断面図である。
基本的構造の一例を示す模式的構造断面図である。
第２図（、）において、２１は高抵抗基板、２２はｐ型
の第１の半導体層、２３はｎ型の第２の半導体層、２４
は前記第２の半導体層２３より電子親和力が大きい、高
純度あるいはｐ型の第３の半導体層、２５はｐ型の第４
の半導体層、２６は制御電極、２７及び２８は第４の半
導体層および第１の半導体層に接触させたオーミック性
電極である。
の第１の半導体層、２３はｎ型の第２の半導体層、２４
は前記第２の半導体層２３より電子親和力が大きい、高
純度あるいはｐ型の第３の半導体層、２５はｐ型の第４
の半導体層、２６は制御電極、２７及び２８は第４の半
導体層および第１の半導体層に接触させたオーミック性
電極である。
第２図（ｂ）は、第２図（、）に示した本発明にかかる
構造において、熱平衡状態における電極２７直下でのエ
ネルギーパンＰ図の一例である。ここで２９は２次元電
子層であシ、ＥＣ，Ｅ、、Ｅｖについては第１図（ｂ）
及び第５図で説明したものと同一である。
構造において、熱平衡状態における電極２７直下でのエ
ネルギーパンＰ図の一例である。ここで２９は２次元電
子層であシ、ＥＣ，Ｅ、、Ｅｖについては第１図（ｂ）
及び第５図で説明したものと同一である。
本発明による半導体装置が前述したｎｐｎ型によるもの
と原則的に同様の原理１作用及び効果を有していること
は言うまでもない。
と原則的に同様の原理１作用及び効果を有していること
は言うまでもない。
以下に本発明の実施例を示す。
（実施例１）
本実施例にかけるＨＢＴの模式的構造断面図は第１図（
、）と同じである。本実施例においては、１１に高抵抗
ＧａＡｓ基板を、１２にドナー不純物密度が５ Ｘ １
０１６ｃｍ−３程度で膜厚約５０００ＸＯｎ型のＡｔｃ
Ｌ２５ＧａｃＬ７５ＡＳを、１３にアクセプタ不純物密
度が２Ｘ１０ ｃｍ 程度で膜厚的４００Ｘのｐ型
のＡ−１ａ、２５Ｇａａ７カを、１４に不純物密度が１
×１０１５□−３以下で、膜厚的３００Ｘのノンドープ
ＧａＡｓを、１５にドナー不純物密度が５ Ｘ １０１
７０−３程度で膜厚的５０００Ｘのｎ型のＡｔ、Ｇａ、
、Ａｓを、オーミック性電極１７及び１８にＡｕＧｅ／
Ｎｉによる電極を、制御電極（いわゆるベース電極）１
６にＡｕＺｎによる電極を用いた。
、）と同じである。本実施例においては、１１に高抵抗
ＧａＡｓ基板を、１２にドナー不純物密度が５ Ｘ １
０１６ｃｍ−３程度で膜厚約５０００ＸＯｎ型のＡｔｃ
Ｌ２５ＧａｃＬ７５ＡＳを、１３にアクセプタ不純物密
度が２Ｘ１０ ｃｍ 程度で膜厚的４００Ｘのｐ型
のＡ−１ａ、２５Ｇａａ７カを、１４に不純物密度が１
×１０１５□−３以下で、膜厚的３００Ｘのノンドープ
ＧａＡｓを、１５にドナー不純物密度が５ Ｘ １０１
７０−３程度で膜厚的５０００Ｘのｎ型のＡｔ、Ｇａ、
、Ａｓを、オーミック性電極１７及び１８にＡｕＧｅ／
Ｎｉによる電極を、制御電極（いわゆるベース電極）１
６にＡｕＺｎによる電極を用いた。
本実施例において、例えば１７をＨＢＴのエミッタ電極
、１８をコレクタ電極として動作させる。本例における
ベース抵抗ｒＢは従来例に比べ大幅に改善され、最高発
振周波数ｆ については、従来例のＬＸ 約１０ ＧＨｚ以下に比べ、約１５ ＧＨｚと増大した
。またτ、及びτ、についてもこのｒ、の減少などによ
り大幅に改善された。
、１８をコレクタ電極として動作させる。本例における
ベース抵抗ｒＢは従来例に比べ大幅に改善され、最高発
振周波数ｆ については、従来例のＬＸ 約１０ ＧＨｚ以下に比べ、約１５ ＧＨｚと増大した
。またτ、及びτ、についてもこのｒ、の減少などによ
り大幅に改善された。
尚、本例においては制御電極１９にＡｕＺｎによるオー
ミック性電極を用いたが、例えばＡｔによるショットキ
ー電極を用いることによってＨＢＴ動作させることも原
理的に可能なことは明白である。
ミック性電極を用いたが、例えばＡｔによるショットキ
ー電極を用いることによってＨＢＴ動作させることも原
理的に可能なことは明白である。
（実施例２）
本実施例におけるＨＢＴの模式的構造断面図を第３図に
示す。本実施例においては、３２にドナー不純物密度が
５Ｘ１０ ｃｌｎ 程度のＧａ−Ａｇ基板を、３３
にドナー不純物密度が５Ｘ１０ ｃｍ 程度で膜厚的
３０００ＸのＡｔｃＬ３０ａｌｌＬ７Ａ１１を、３４に
アクセプタ不純物密度が３Ｘ１０ ｃｍ 程度で膜
厚的３００ＸのＡ−ｔ（１５Ｇａ ａ７Ａｓを、３５に
不純物密度がｌＸｌ０ ｃｍ 以下で膜厚的３０Ｘ
のＡＺ ［Ｌ ｓ Ｇ ＪＬ ｃＬ７ Ａ Ｂを、３６
に不純物密度が１ｘ１０１５ｍ−’以下で膜厚的３００
ＸのＧａＡ ｓを、３７にドナー不純物密度がＩ Ｘ
１０’ ”ｃｍ−３程度で膜厚的２０００ＸのＡｔＱ、
３ｓＧａ ａ、６５Ａｓを、３８にドナー不純物密度が
５ Ｘ １０” ”ｃｍ−’程度で膜厚的３０００１の
ＧａＡ＠を、オーミック性電極３１及び４０にＡｕＧａ
／Ａｕによる電極を、制御電極３９にＡｕＺｎによる電
極を用いる。
示す。本実施例においては、３２にドナー不純物密度が
５Ｘ１０ ｃｌｎ 程度のＧａ−Ａｇ基板を、３３
にドナー不純物密度が５Ｘ１０ ｃｍ 程度で膜厚的
３０００ＸのＡｔｃＬ３０ａｌｌＬ７Ａ１１を、３４に
アクセプタ不純物密度が３Ｘ１０ ｃｍ 程度で膜
厚的３００ＸのＡ−ｔ（１５Ｇａ ａ７Ａｓを、３５に
不純物密度がｌＸｌ０ ｃｍ 以下で膜厚的３０Ｘ
のＡＺ ［Ｌ ｓ Ｇ ＪＬ ｃＬ７ Ａ Ｂを、３６
に不純物密度が１ｘ１０１５ｍ−’以下で膜厚的３００
ＸのＧａＡ ｓを、３７にドナー不純物密度がＩ Ｘ
１０’ ”ｃｍ−３程度で膜厚的２０００ＸのＡｔＱ、
３ｓＧａ ａ、６５Ａｓを、３８にドナー不純物密度が
５ Ｘ １０” ”ｃｍ−’程度で膜厚的３０００１の
ＧａＡ＠を、オーミック性電極３１及び４０にＡｕＧａ
／Ａｕによる電極を、制御電極３９にＡｕＺｎによる電
極を用いる。
本実施例において、例えは３１を１（ＢＴのコレクタ電
極、４０をエミッタ電極として動作させた場合、ｆｍａ
ｘは実施例１に比べ更に向上し約２０ ＧＨｚとなった
。これはいわゆるスペーサ層３５の導入によって、不純
物散乱を減少させ、２次元正孔の移動度の増大がはかれ
たこと、ベース電極３９を２コ設けたこと及び２次元正
孔層を有する界面の数を増加と、更にエミッタ側の実効
的ドナー不純物密度を向上させてエミッタ注入効率を向
上させたことなどに起因する。
極、４０をエミッタ電極として動作させた場合、ｆｍａ
ｘは実施例１に比べ更に向上し約２０ ＧＨｚとなった
。これはいわゆるスペーサ層３５の導入によって、不純
物散乱を減少させ、２次元正孔の移動度の増大がはかれ
たこと、ベース電極３９を２コ設けたこと及び２次元正
孔層を有する界面の数を増加と、更にエミッタ側の実効
的ドナー不純物密度を向上させてエミッタ注入効率を向
上させたことなどに起因する。
以上の実施例の結果からも、本発明が極めて多大な長所
を有していることは明らかである。
を有していることは明らかである。
（実施例３）
次にｐｎｐ型の実施例について説明する。
本実施例における模式的構造断面図は第２図体）と同様
である。本実施例においては、２１に高抵抗ＧａＡｓ基
板を、２２にアクセプタ不純物密度が５刈Ｑ ”ｃｍ−
’程度で膜厚的５０００１のｐ型のｕａ、２５Ｇａ ［
Ｌ７５Ａ１１を、２３にドナー不純物密度が２×１０
鋸 程度で膜厚的４００Ｘのｎ型のＡＬ（１２５” ［
１７５Ａｓを、２４に不純物密度がＩ Ｘ １０”ｃｍ
−３以下で膜厚的３００ＸのノンドープＧａＡａを、２
５にアクセプタ不純物密度が５ Ｘ １０”ｃｙｔ−’
程度で膜厚的５０００Ｘのｐ型ＯＡｊ、、Ｇａ（Ｌ７Ａ
ｇを、オーミック性電極２７及び２８にＡｕＺｎによる
電極を、制御電極２６にＡｕＧｅ／Ｎｉによる電極を用
いる。
である。本実施例においては、２１に高抵抗ＧａＡｓ基
板を、２２にアクセプタ不純物密度が５刈Ｑ ”ｃｍ−
’程度で膜厚的５０００１のｐ型のｕａ、２５Ｇａ ［
Ｌ７５Ａ１１を、２３にドナー不純物密度が２×１０
鋸 程度で膜厚的４００Ｘのｎ型のＡＬ（１２５” ［
１７５Ａｓを、２４に不純物密度がＩ Ｘ １０”ｃｍ
−３以下で膜厚的３００ＸのノンドープＧａＡａを、２
５にアクセプタ不純物密度が５ Ｘ １０”ｃｙｔ−’
程度で膜厚的５０００Ｘのｐ型ＯＡｊ、、Ｇａ（Ｌ７Ａ
ｇを、オーミック性電極２７及び２８にＡｕＺｎによる
電極を、制御電極２６にＡｕＧｅ／Ｎｉによる電極を用
いる。
本実施例による半導体装置を、ＨＢＴに応用した動産及
び面密度が非常に大きいため、ｎｐｎ型と同様に、ｒＢ
及びＷ、の大幅な低減が可能になり、従ってｆｍａｘ”
ｔなどの性能向上及びτの低減が実現できる。尚、制御
電極２６はショットキー電極でもＨＢＴ動作は可能であ
る。
び面密度が非常に大きいため、ｎｐｎ型と同様に、ｒＢ
及びＷ、の大幅な低減が可能になり、従ってｆｍａｘ”
ｔなどの性能向上及びτの低減が実現できる。尚、制御
電極２６はショットキー電極でもＨＢＴ動作は可能であ
る。
以上のように本発明によれば、ペテロ接合界面に形成さ
れた高い導伝性及び閉じ込め効果を有した２次元キャリ
アを用いることＫより、ペース抵抗とペース幅を低減で
き、したがって、最高発振周波数及び遮断周波数の向上
、更にはペース走行時間及びスイッチング時間の大幅な
低減など多大な長所を有した超高周波・超高速素子を実
現できる効果を有するものである。
れた高い導伝性及び閉じ込め効果を有した２次元キャリ
アを用いることＫより、ペース抵抗とペース幅を低減で
き、したがって、最高発振周波数及び遮断周波数の向上
、更にはペース走行時間及びスイッチング時間の大幅な
低減など多大な長所を有した超高周波・超高速素子を実
現できる効果を有するものである。
第１図（、）は本発明の半導体装置の基本的構造の一例
を示す模式的断面図、第１図（ｂ）はそのエネルギーバ
ンド図、第２図（、）は本発明の他の基本構造の例を示
す模式的断面図、第１図（ｂ）はそのエネルギーバンド
図、第３図は本発明の実施例の構造を示す模式的断面図
、第４図は従来の半導体装置の一例の構造を示す模式的
断面図、第５図はそのエネルギーバンド図である。 １１及び２１・・・高抵抗基板、１２・・・ｎ型の第１
の半導体層、２２・・・ｐ型の第１の半導体層、１３・
・・ｐ型の第２の半導体層、２３・・・ｎ型の第２の半
導体層、１４・・・高純度あるいはｎ型の第３の半導体
層、２４・・・高純度あるいはｐ型の第３の半導体層、
１５・・・ｎ型の第４の半導体層、２５・・・ｐ型の第
４の半導体層、１６及び２６・・・制御電極、１７，１
８．２７及び２８・・・オーミック性電極、１９・・・
２次元正孔層、２９・・・２次元電子層。
を示す模式的断面図、第１図（ｂ）はそのエネルギーバ
ンド図、第２図（、）は本発明の他の基本構造の例を示
す模式的断面図、第１図（ｂ）はそのエネルギーバンド
図、第３図は本発明の実施例の構造を示す模式的断面図
、第４図は従来の半導体装置の一例の構造を示す模式的
断面図、第５図はそのエネルギーバンド図である。 １１及び２１・・・高抵抗基板、１２・・・ｎ型の第１
の半導体層、２２・・・ｐ型の第１の半導体層、１３・
・・ｐ型の第２の半導体層、２３・・・ｎ型の第２の半
導体層、１４・・・高純度あるいはｎ型の第３の半導体
層、２４・・・高純度あるいはｐ型の第３の半導体層、
１５・・・ｎ型の第４の半導体層、２５・・・ｐ型の第
４の半導体層、１６及び２６・・・制御電極、１７，１
８．２７及び２８・・・オーミック性電極、１９・・・
２次元正孔層、２９・・・２次元電子層。
Claims (2)
- （１）ｎ型の第１の半導体層上に、ｐ型の第２の半導体
層と、該第２の半導体より電子親和力とエネルギーギャ
ップとの和が小さい高純度あるいはｎ型の第３の半導体
層とが交互に、かつ少くとも第２の半導体層が２層以上
、第３の半導体層が１層以上積層され、更にその上に積
層したｎ型の第４の半導体層と、前記第１の半導体層と
にそれぞれオーミック性接触した電極及び少くとも前記
第３の半導体層と接触した制御電極を有することを特徴
とする半導体装置。 - （２）ｐ型の第１の半導体層上に、ｎ型の第２の半導体
層と、該第２の半導体より電子親和力が大きい、高純度
あるいはｐ型の第３の半導体層とが交互に、かつ少くと
も第２の半導体層が２層以上、第３の半導体層が１層以
上積層され、更にその上に積層したｐ型の第４の半導体
層と、該第１の半導体層とにそれぞれオーミック性接触
した電極及び少くとも第３の半導体層と接触した制御電
極を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174658A JPS6233462A (ja) | 1985-08-07 | 1985-08-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174658A JPS6233462A (ja) | 1985-08-07 | 1985-08-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6233462A true JPS6233462A (ja) | 1987-02-13 |
Family
ID=15982433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60174658A Pending JPS6233462A (ja) | 1985-08-07 | 1985-08-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6233462A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4979009A (en) * | 1987-06-08 | 1990-12-18 | Hitachi, Ltd. | Heterojunction bipolar transistor |
| JPH03209038A (ja) * | 1990-01-09 | 1991-09-12 | Harmonic Drive Syst Ind Co Ltd | 遊星歯車装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100456A (ja) * | 1981-12-10 | 1983-06-15 | Agency Of Ind Science & Technol | 超高速トランジスタ |
| JPS6010775A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | ヘテロ接合バイポ−ラ半導体装置 |
-
1985
- 1985-08-07 JP JP60174658A patent/JPS6233462A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100456A (ja) * | 1981-12-10 | 1983-06-15 | Agency Of Ind Science & Technol | 超高速トランジスタ |
| JPS6010775A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | ヘテロ接合バイポ−ラ半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4979009A (en) * | 1987-06-08 | 1990-12-18 | Hitachi, Ltd. | Heterojunction bipolar transistor |
| JPH03209038A (ja) * | 1990-01-09 | 1991-09-12 | Harmonic Drive Syst Ind Co Ltd | 遊星歯車装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0611056B2 (ja) | 高速半導体装置 | |
| JPS5943097B2 (ja) | 半導体デバイス | |
| JP2604349B2 (ja) | 半導体装置 | |
| CN103383957B (zh) | 一种逆导型igbt器件 | |
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| US5561306A (en) | Hetero-bipolar transistor having a plurality of emitters | |
| JPS589371A (ja) | トランジスタ | |
| JPH04233736A (ja) | 化合物半導体装置 | |
| EP0200933B1 (en) | Heterojunction transistor having bipolar characteristics | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JPS6233462A (ja) | 半導体装置 | |
| JPH0665217B2 (ja) | トランジスタ | |
| JPS6233461A (ja) | 半導体装置 | |
| JPH0750714B2 (ja) | バイポーラトランジスタ | |
| JP2800299B2 (ja) | ヘテロ構造半導体装置 | |
| JPS6242451A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| JP2011009330A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS60242671A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH01171269A (ja) | 半導体装置 | |
| JP2007128989A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2825325B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2503639B2 (ja) | 半導体装置 | |
| JP2714861B2 (ja) | バイポーラ半導体装置 | |
| JPS6233460A (ja) | 半導体装置 | |
| JPS6024592B2 (ja) | ワイドギヤツプエミツタトランジスタの製造方法 |