JPS58100456A - 超高速トランジスタ - Google Patents
超高速トランジスタInfo
- Publication number
- JPS58100456A JPS58100456A JP56198883A JP19888381A JPS58100456A JP S58100456 A JPS58100456 A JP S58100456A JP 56198883 A JP56198883 A JP 56198883A JP 19888381 A JP19888381 A JP 19888381A JP S58100456 A JPS58100456 A JP S58100456A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- layer
- base
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000969 carrier Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 230000005641 tunneling Effects 0.000 claims 1
- 239000010409 thin film Substances 0.000 description 18
- 239000002184 metal Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000948258 Gila Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
- H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明心、高周波領域で動作する超高速トランジスタに
関するものである。
関するものである。
で、が半導体エミッタ１、金属薄膜ペースｇｈよびｎ−
半導体コレクタ８から成り、図示のように零バイアス条
件下では、ｎ０半導体エミッタ１およびｎ−半導体コレ
クタ３と金属薄膜ベース２との間には、ショットキ接合
４，５による空乏層が発生して−る。第２図はメタルペ
ーストランジスタの動作状態におけるエネルギーバンド
構造を示す図で、ｎ”半導体エミッタｌおよびｎ−半導
体コレクタ８はそれぞれ負および正にバイアスされ、エ
ミッタ側ショツＦキ障壁４、コレクタ側ショットキ障壁
５は順および逆方向にバイアスされて−る。ｎφ牛導体
エミッタｌ金属−膜ベース２閏に加えられた順方向バイ
アスに応じてｆ半導体エミッタ１中の電子は、金属薄膜
ベース２に注入される。金属薄膜ベース２が十分薄−場
合は、大多数の電子は、金属薄膜ベース２を通過してｎ
゛半導体コレクタ空乏層８へ到達することができる。す
なわち金属薄膜ベース２の電位を設電するに要する微小
な電荷で、エミッタからコレクタへの電流を制御するこ
とがで右る。このトランジスタ構造は、従来のバイポー
ラ側トランジスタに比較して、 １、 ペース領域が金属であるので少数キャリア蓄積に
よるスイッチング速度の低下がないこと０ ２ ベース領域がｔｏｏｍ度と薄−ので、キャリアのペ
ース領域走行時間が問題にならな−ことＯ ３ベース領域が金属であるのでペース抵抗）が低く、ペ
ース抵抗によるスイッチング遅れが１小さ−こと− １等の利点が予想されていたＯ しかし、シｌットキバリアを形成するための金属の上に
更に半導体を形成させる必要があるため、素子の実用化
は困難であったＯ 本実＃４ｋｉ、上記の欠点を解消する目的でなされたも
ので、皿−Ｖ族半導体混晶量で形成されるヘテロ接合が
良好な界面特性を持ち、混晶比を変えた単結晶を自由に
重畳成長することができることに着目し、前記メタルベ
ースシランジスタにおけるショットキ障壁をワイドギャ
ップ半導体薄膜で、また金属による高伝導層を、適当な
バイアス条件下でワイドギャップペース、コレクタヘテ
賞接合界面に発生する高伝導性反転層にて置自換えるこ
とにより、既存技術によって、数ＴＨ，以上の周波数帯
で利得を有する超高速トランジスタを提供するものであ
る６以下、本発明について説明する。本発明による超高
速トランジスタをＧａＡａ−ＧａムＩＡＳ系化合物半導
体で作成した実施例のそれぞれ断面図←）および平面図
φ）を示す。図中、１１はエミッタ電。
半導体コレクタ８から成り、図示のように零バイアス条
件下では、ｎ０半導体エミッタ１およびｎ−半導体コレ
クタ３と金属薄膜ベース２との間には、ショットキ接合
４，５による空乏層が発生して−る。第２図はメタルペ
ーストランジスタの動作状態におけるエネルギーバンド
構造を示す図で、ｎ”半導体エミッタｌおよびｎ−半導
体コレクタ８はそれぞれ負および正にバイアスされ、エ
ミッタ側ショツＦキ障壁４、コレクタ側ショットキ障壁
５は順および逆方向にバイアスされて−る。ｎφ牛導体
エミッタｌ金属−膜ベース２閏に加えられた順方向バイ
アスに応じてｆ半導体エミッタ１中の電子は、金属薄膜
ベース２に注入される。金属薄膜ベース２が十分薄−場
合は、大多数の電子は、金属薄膜ベース２を通過してｎ
゛半導体コレクタ空乏層８へ到達することができる。す
なわち金属薄膜ベース２の電位を設電するに要する微小
な電荷で、エミッタからコレクタへの電流を制御するこ
とがで右る。このトランジスタ構造は、従来のバイポー
ラ側トランジスタに比較して、 １、 ペース領域が金属であるので少数キャリア蓄積に
よるスイッチング速度の低下がないこと０ ２ ベース領域がｔｏｏｍ度と薄−ので、キャリアのペ
ース領域走行時間が問題にならな−ことＯ ３ベース領域が金属であるのでペース抵抗）が低く、ペ
ース抵抗によるスイッチング遅れが１小さ−こと− １等の利点が予想されていたＯ しかし、シｌットキバリアを形成するための金属の上に
更に半導体を形成させる必要があるため、素子の実用化
は困難であったＯ 本実＃４ｋｉ、上記の欠点を解消する目的でなされたも
ので、皿−Ｖ族半導体混晶量で形成されるヘテロ接合が
良好な界面特性を持ち、混晶比を変えた単結晶を自由に
重畳成長することができることに着目し、前記メタルベ
ースシランジスタにおけるショットキ障壁をワイドギャ
ップ半導体薄膜で、また金属による高伝導層を、適当な
バイアス条件下でワイドギャップペース、コレクタヘテ
賞接合界面に発生する高伝導性反転層にて置自換えるこ
とにより、既存技術によって、数ＴＨ，以上の周波数帯
で利得を有する超高速トランジスタを提供するものであ
る６以下、本発明について説明する。本発明による超高
速トランジスタをＧａＡａ−ＧａムＩＡＳ系化合物半導
体で作成した実施例のそれぞれ断面図←）および平面図
φ）を示す。図中、１１はエミッタ電。
極、１１ ｕ ｎ” ＧａＡｇ ｘ−ミッタ領域、１８
社ノンドープＧ＆ム１五Ｂ薄膜層、１４社ペース電極、
１５はペースコンタクト用ｎ０拡散層、１６はへテロ接
合界面に発生した低抵抗反転層、１７はｐ”’ ＧａＡ
Ｊコレクタ領域、１８はｎ” ＧａムＳ基板、１９けコ
レクタ電極である。ノンドープＧａ１ｌ８薄膜１８の標
準的な厚さｔ！ ２００ムからコ０００ム、￥ＧＩＬＡ
！ｌコレクタ領域１フの標準的な厚さ社、コＯＯＯムか
ら２μ島である。第弘、ｊ、４図は、本発明による）テ
ンジスタの零バイアス条件（第４（図示） 、ＯＦＦ
（第５図示） 、ＯＮ （第６図示）動作時におけるエ
ネルギーバンド図をそれぞれ示すものである。
社ノンドープＧ＆ム１五Ｂ薄膜層、１４社ペース電極、
１５はペースコンタクト用ｎ０拡散層、１６はへテロ接
合界面に発生した低抵抗反転層、１７はｐ”’ ＧａＡ
Ｊコレクタ領域、１８はｎ” ＧａムＳ基板、１９けコ
レクタ電極である。ノンドープＧａ１ｌ８薄膜１８の標
準的な厚さｔ！ ２００ムからコ０００ム、￥ＧＩＬＡ
！ｌコレクタ領域１フの標準的な厚さ社、コＯＯＯムか
ら２μ島である。第弘、ｊ、４図は、本発明による）テ
ンジスタの零バイアス条件（第４（図示） 、ＯＦＦ
（第５図示） 、ＯＮ （第６図示）動作時におけるエ
ネルギーバンド図をそれぞれ示すものである。
さて、第り図に示すようにｎ”ＧａＡｇエミッタ領域１
３とｐ−Ｇム８コレクタ領域１７との間にはノンドープ
Ｇａ１ｌム８薄膜層１８が社さまれており、このノンド
ープＧａ１ｌム８層１８がｎ” ＧａＡａ ｘミッタ領
域１３中の電子に対して約ＱＪｅＶの拡散障壁になって
いる。ノンドープＧａＡｕ５ｓ層１８とｐ−ＧａＡｓコ
レクタ領域ｌ？との界Ｗ１は空乏して−て、反転層社形
成されて−な一０第ｊ［は、ｎ” ｅａｔｓエミッタ領
域１２、ベースコンタクト用ｎΦ拡散層１５（第３図）
閏のＱＡｖｖＡ度の弱順バイアス、ペースコンタク）用
ｎ０拡散層１５（第３図） 、ｎ”ＧａＡｇ基［１Ｂに
１Ｎ２ｖの逆バイアスを加えた場合のエネルギーバンド
図であるｏｎ”ＧａＡｓ工之ツタ領域ｌ翫ベースコンタ
クシ用ｎ４ｈ拡散層Ｉｓ （第３図）関の順バイアスに
よって、ノンドープＧａ１ｌ８薄膜層１８とｐ”’Ｇａ
１ｎコレクタ領域１７との間に高移動度反転層が生じて
低抵抗ベース層１６を形成して−るａｔた、ｐ″Ｇ＆Ｊ
ｍｌ！コレクタ領域１７における伝導帯のレベルｔ）Ｎ
’Ｔ ｄられることにより、ｙＧａムＢ コレクタ領域
１フ中に発生する電界は、電子なｎ’ ＧａムＢ基板１
８偏に１１ｏ適する向龜に働いて≠る。
３とｐ−Ｇム８コレクタ領域１７との間にはノンドープ
Ｇａ１ｌム８薄膜層１８が社さまれており、このノンド
ープＧａ１ｌム８層１８がｎ” ＧａＡａ ｘミッタ領
域１３中の電子に対して約ＱＪｅＶの拡散障壁になって
いる。ノンドープＧａＡｕ５ｓ層１８とｐ−ＧａＡｓコ
レクタ領域ｌ？との界Ｗ１は空乏して−て、反転層社形
成されて−な一０第ｊ［は、ｎ” ｅａｔｓエミッタ領
域１２、ベースコンタクト用ｎΦ拡散層１５（第３図）
閏のＱＡｖｖＡ度の弱順バイアス、ペースコンタク）用
ｎ０拡散層１５（第３図） 、ｎ”ＧａＡｇ基［１Ｂに
１Ｎ２ｖの逆バイアスを加えた場合のエネルギーバンド
図であるｏｎ”ＧａＡｓ工之ツタ領域ｌ翫ベースコンタ
クシ用ｎ４ｈ拡散層Ｉｓ （第３図）関の順バイアスに
よって、ノンドープＧａ１ｌ８薄膜層１８とｐ”’Ｇａ
１ｎコレクタ領域１７との間に高移動度反転層が生じて
低抵抗ベース層１６を形成して−るａｔた、ｐ″Ｇ＆Ｊ
ｍｌ！コレクタ領域１７における伝導帯のレベルｔ）Ｎ
’Ｔ ｄられることにより、ｙＧａムＢ コレクタ領域
１フ中に発生する電界は、電子なｎ’ ＧａムＢ基板１
８偏に１１ｏ適する向龜に働いて≠る。
第Ｓ図にお−ては、ｎ” Ｇａｐｓエミッタ領域ｌｚ中
の電子社、ノンドープＧＩＬＡＩムＳ薄膜層１８に妨け
られて、ｐ” Ｇａｐｓコレクタ領域１フには注入され
ない。すなわち本図は、）ランジスタのＯＦＦ状態を示
す。第６図は、ｎ”Ｑ＆ＡＩｉエミッタ領域３、ベース
コンタクト用が拡散層１Ｂ（ｉｌＪｗＪ）を更にバイア
スすることによって、ｎ” Ｇ＆Ａａエミッタ領域１３
中の電子がノンドープＱａムｕ８薄膜１ｓによって生ず
る約ＱｊｅＶの拡散壁を越えた場合を示す。ｎ”Ｑａム
８エミッタ領域ｈｓからノンドープＧａ１ｌＳ薄膜層１
８を越えて放出さ、れた電子は、大部分が低抵抗反転層
１６を通道して、Ｐ”Ｇ＆Ａ１！コレクタ領域１フ中の
電界によってｎ” Ｇａ１ｇ基板１８方向に加速される
。すなわち、本図はトランジスタのＯＮ状態を示す。
の電子社、ノンドープＧＩＬＡＩムＳ薄膜層１８に妨け
られて、ｐ” Ｇａｐｓコレクタ領域１フには注入され
ない。すなわち本図は、）ランジスタのＯＦＦ状態を示
す。第６図は、ｎ”Ｑ＆ＡＩｉエミッタ領域３、ベース
コンタクト用が拡散層１Ｂ（ｉｌＪｗＪ）を更にバイア
スすることによって、ｎ” Ｇ＆Ａａエミッタ領域１３
中の電子がノンドープＱａムｕ８薄膜１ｓによって生ず
る約ＱｊｅＶの拡散壁を越えた場合を示す。ｎ”Ｑａム
８エミッタ領域ｈｓからノンドープＧａ１ｌＳ薄膜層１
８を越えて放出さ、れた電子は、大部分が低抵抗反転層
１６を通道して、Ｐ”Ｇ＆Ａ１！コレクタ領域１フ中の
電界によってｎ” Ｇａ１ｇ基板１８方向に加速される
。すなわち、本図はトランジスタのＯＮ状態を示す。
本発明による超高速トランジスタの技術的な利点を列挙
すると、 ｔ ノンドープＧａＡｌＡｓ層１８（第１図）と低抵抗
反転層１６（第参図）は、従来のバイポーラトランジス
タのベース領域に相当するものであり、両者の厚さの合
計を数百五以下Ｋｉｔ計することが可能となる。従って
、キャリアのベース領域走行距離を百分の／Ｉ！ｉ１度
の、短縮することが可能である。
すると、 ｔ ノンドープＧａＡｌＡｓ層１８（第１図）と低抵抗
反転層１６（第参図）は、従来のバイポーラトランジス
タのベース領域に相当するものであり、両者の厚さの合
計を数百五以下Ｋｉｔ計することが可能となる。従って
、キャリアのベース領域走行距離を百分の／Ｉ！ｉ１度
の、短縮することが可能である。
２ 従来のトランジスタのベース領域に相当するノンド
ープＧａＡｌＡｓ層１８（第φ図）と低抵抗反転層１６
（第参図）には、キャリアを加速する方向の電界が存
在しており、キャリアのベース走行速度が大きい。
ープＧａＡｌＡｓ層１８（第φ図）と低抵抗反転層１６
（第参図）には、キャリアを加速する方向の電界が存
在しており、キャリアのベース走行速度が大きい。
３ ヘテ四界面に発生する低抵抗反転層１６（第参図）
には高移動度二次元電子が充満しているた・めに、低−
ベース抵抗を保つことができる。
には高移動度二次元電子が充満しているた・めに、低−
ベース抵抗を保つことができる。
従って、寄生容量による信号の遅延を減少することがで
きる。
きる。
と−うことになる。
以上説明したように、本発明は、ヘテｐ界面に発生した
高移動層を利用することにより、ベース抵抗を増加させ
ることなく、従来のバイポーラトランジスタに比較して
キャリアの走行時間を／ ／ １００程度に短縮するこ
とが可能であり、数ＴＨｓ以上の高周波領域で動作する
超高速トランジスタを実現するものであるＯ
高移動層を利用することにより、ベース抵抗を増加させ
ることなく、従来のバイポーラトランジスタに比較して
キャリアの走行時間を／ ／ １００程度に短縮するこ
とが可能であり、数ＴＨｓ以上の高周波領域で動作する
超高速トランジスタを実現するものであるＯ
第１図、第２図はそれぞれ零バイアスおよび動作状１ｉ
Ｋおけるメタルベーストランジスタのエネルギーバンド
図、第３図（ｇ）ＩＩｉ本発明をＧａＡｇ−Ｇａム１Ａ
ｓＴＡ化合物半導体帯で作成した実施例の断面図、（ｂ
）は同実施例の平面図、第≠Ｊａ≦図はそれぞれ零バイ
アス条件、ＯＦＦおよびＯＮ 動作時におけるエネルギ
ーバンド図である０図中、１＆ｉｎ十半導体エミッタ、
２は金属薄膜ベース、８はｒ半導体コレクタ、４はｎ４
半導体エミッタと金属薄膜ベースとの界面に発生したシ
ョットキ障壁、５はｎ′″半導体コレクタと金属薄膜ベ
ースとの界面に発生したショットキ＃壁１１はエミッタ
電極、１ｇはｎ” ＧａＡａエミッタ領域１１８ＩＩｉ
ノンドープＧａＡ１ムＳ薄膜層、１４はベース電極、１
５はベースコンタクト用が拡散層、１６は抵抗反転層、
１７はｐ−ＧａＡｇコレクタ領域、１８はｎｏＧｍＡｇ
基板、１９はコレクタ電極である。 第１図 才２図 第３図 （ｂ） オ・４図 牙５図
Ｋおけるメタルベーストランジスタのエネルギーバンド
図、第３図（ｇ）ＩＩｉ本発明をＧａＡｇ−Ｇａム１Ａ
ｓＴＡ化合物半導体帯で作成した実施例の断面図、（ｂ
）は同実施例の平面図、第≠Ｊａ≦図はそれぞれ零バイ
アス条件、ＯＦＦおよびＯＮ 動作時におけるエネルギ
ーバンド図である０図中、１＆ｉｎ十半導体エミッタ、
２は金属薄膜ベース、８はｒ半導体コレクタ、４はｎ４
半導体エミッタと金属薄膜ベースとの界面に発生したシ
ョットキ障壁、５はｎ′″半導体コレクタと金属薄膜ベ
ースとの界面に発生したショットキ＃壁１１はエミッタ
電極、１ｇはｎ” ＧａＡａエミッタ領域１１８ＩＩｉ
ノンドープＧａＡ１ムＳ薄膜層、１４はベース電極、１
５はベースコンタクト用が拡散層、１６は抵抗反転層、
１７はｐ−ＧａＡｇコレクタ領域、１８はｎｏＧｍＡｇ
基板、１９はコレクタ電極である。 第１図 才２図 第３図 （ｂ） オ・４図 牙５図
Claims (1)
- 比較的高濃度のキャリア密度の半導体材料から成るエミ
ッタと、前記エミッタからのキャリアのトンネル透過を
阻止する程度の厚さ″でエミッタ゛領域よりも広≠禁制
帯巾を持つペース領域と、比較−低源□度の不純物濃度
を持った空乏層で形成されるコレクタ領域と、適当なバ
イアス条件下でペース領域とコレクタ領域の境界に発生
する反転層とで構成されることを特徴とする超高速トラ
ンジスタ◎
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198883A JPS5946106B2 (ja) | 1981-12-10 | 1981-12-10 | 超高速トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198883A JPS5946106B2 (ja) | 1981-12-10 | 1981-12-10 | 超高速トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58100456A true JPS58100456A (ja) | 1983-06-15 |
| JPS5946106B2 JPS5946106B2 (ja) | 1984-11-10 |
Family
ID=16398507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56198883A Expired JPS5946106B2 (ja) | 1981-12-10 | 1981-12-10 | 超高速トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5946106B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987000692A1 (en) * | 1985-07-26 | 1987-01-29 | Hitachi, Ltd. | Semiconductor device |
| JPS6233462A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 半導体装置 |
| JPS6233461A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 半導体装置 |
| JPS6233460A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 半導体装置 |
| US5049955A (en) * | 1985-04-25 | 1991-09-17 | International Business Machines Corporation | Semiconductor ballistic electron velocity control structure |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63148204U (ja) * | 1988-03-10 | 1988-09-29 | ||
| JPH01170108U (ja) * | 1988-05-19 | 1989-12-01 |
-
1981
- 1981-12-10 JP JP56198883A patent/JPS5946106B2/ja not_active Expired
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5049955A (en) * | 1985-04-25 | 1991-09-17 | International Business Machines Corporation | Semiconductor ballistic electron velocity control structure |
| WO1987000692A1 (en) * | 1985-07-26 | 1987-01-29 | Hitachi, Ltd. | Semiconductor device |
| JPS6233462A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 半導体装置 |
| JPS6233461A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 半導体装置 |
| JPS6233460A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5946106B2 (ja) | 1984-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3823352A (en) | Field effect transistor structures and methods | |
| US4758868A (en) | Ballistic hetero-junction transistor with transverse two dimensional electron gas layer | |
| US3439236A (en) | Insulated-gate field-effect transistor with critical bulk characteristics for use as an oscillator component | |
| JPH0624208B2 (ja) | 半導体装置 | |
| JPS58100456A (ja) | 超高速トランジスタ | |
| JPH01186683A (ja) | 半導体装置 | |
| JPS58119671A (ja) | 電界効果トランジスタ | |
| JPH0328065B2 (ja) | ||
| JPS61171179A (ja) | 半導体結合超伝導素子 | |
| JP3090451B2 (ja) | 半導体装置 | |
| JPH0191462A (ja) | 半導体スイッチング素子 | |
| JPS61222177A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPS61222176A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPH0311108B2 (ja) | ||
| JPS61276269A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS6393160A (ja) | 超高速半導体装置 | |
| JP2671553B2 (ja) | 電界効果半導体装置 | |
| JPS61171170A (ja) | 半導体装置 | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS61237473A (ja) | 電界効果トランジスタ | |
| JPH0235471B2 (ja) | ||
| JPH0131314B2 (ja) | ||
| JPH0346973B2 (ja) | ||
| JPS60145671A (ja) | 集積型半導体装置 | |
| JPS6159872A (ja) | 半導体装置 |