JPS6233485A - 平坦型ジヨセフソン接合素子の作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ＮｂおよびＮｂ系のジョセフソン接合素子の
作製方法に係り、特に平坦化に好適な素子の作製方法に
関する。

〔発明の背景〕

従来のＮｂ系から成る平坦化プロセスの基本的な作製工
程を第１図に示す。まず、第１図（ａ）において基板１
１上にＮｂ膜１２をスパッタ法により被着した後、ポジ
型ＡＺ１３５０Ｊレジスト（米国ヘキスト礼製商品名）
１３をスピン塗布して、ベーク処理した後に、パターン
露光を行ない現像によりレジストパターンを形成する。

続いて、第１図（ｂ）において、ＣＦ４ガスによるプラ
ズマエツチングによりＮｂパターン１２を形成する。

続いて、第１図（Ｃ）において、Ｎｂパターン上のレジ
ストをリフトオフマスクにしＮｂパターン１２と同じ高
さに成る様に絶縁膜５ｉＯ１４の被着により埋戻しを行
う。続いて、第１図（ｄ）において、アセントによりリ
フトオフを行ないＮｂパターン１２と埋戻しのＳｉＯ１
４を残して平坦化する。しかし、この方法で問題となる
のは点線丸印内に示す様に５ｉＯ１４のパリの残りであ
る。

このパリは第２図に示す様に上層の配線パターン１５に
対して段差を作ってしまい平坦化が実現できないことに
なる。さらにこの上に他の配線パターンを積層した場合
には断線も生じて動作特性に大きな影響を与えることに
なる。このように８１０のエツジに残存したパリは素子
の集積化に対しても弊害となり、信頼性を著しく低下す
る結果となり大きな問題となっていた。このような背景
から問題のＳｉＯのパリを完全に無くす様な新しい平坦
化プロセスが強く要求されていた。ジョセフソン接合素
子の作製方法としては特開昭５８−１７６９８３号に示
されたものがあるが、この点については考慮されておら
ず微細化を図る上で問題となっていた。

〔発明の目的〕

本発明の目的は、ＮｂおよびＮｂ系パターンのドライエ
ツチング後における、埋戻しＳｉＯパターンにパリを生
じさせない平坦化プロセスを提供することにある。

〔発明の概要〕

本発明は、上記目的を達成するために、ドライエツチン
グに用いるレジストを従来のポジ型レジスト（例えばＡ
ＺＩ／１７０　（米国ヘキスト社商品名））からネガ型
レジスト（例えばＲＤ２００ＯＮ（日立化製社商品名）
）に変えて、これを用い、該レジストの現像条件を制御
することによって、レジストの下部をシュリンクさせて
オーバハングを持たせた後ＳｉＯ等を埋戻すことを特徴
とする。

ネガ型レジストであるＲＤ２００ＯＮレジストは、アジ
ド化合物（感光性成分）とポリビニールフェノール（高
分子成分）を主成分としたＤｅｅｐＵＶレジストである
。ＤｅｅｐＵＶ光をレジス１−へ照射すると、その部分
は光架橋を生じ現像液に対して溶解しなくなる性質を示
す。

また、入射したＤｅｅｐＵＶ光は、レジスト表面近傍で
ほとんど吸収されてしまいレジスト底部まで到達しない
性質がある。このため現像条件の制御によってレジスト
の下部をシュリンクさせてオーバハングを持たせること
が可能である。すなわち、埋戻しの８１０に対して好適
なリフトオフマスクが形成できてるのでリフトオフも容
易となりパリの問題が解決できる。第３図に本発明の基
本となる平坦化プロセスの作製工程の一例を示す。

まず、第３図（ａ）において基板３１上にＮｂ膜３２を
スパッタ法により被着した後、ネガ型の例えばＲＤ２０
０ＯＮレジスト（日立化製部品名）３３をスピン塗布し
て、ベーク処理した後に、パターン露光を行ない現像に
よって矩形パターンを形成する。続いて、第３図（ｂ）
において、ＣＦ４ガスによるプラズマエツチングにより
Ｎｂパターン３２を形成する。続いて、ＳｉＯの埋戻し
用のリフ１−オフを形成するために第３図（Ｃ）におい
て、再び現像を行ないレジストの底部をわずかにシュリ
ンクさせオーバハング形状のレジストパターン３３を形
成する。このオーバハング量は、０．１〜０．３μｍ以
内に保つ様に現像液の組成と時間により制御する。続い
て、第３図（ｄ）において、絶縁膜５ｉ０３４の被着に
よってＮｂパターン３２と同じ高さに成る様に埋戻しを
行う。続いて、第３図（ｅ）においてアセトンによりリ
フトオフを行ないＮｂパターン３２と埋戻した５ｉ０３
４を残して平坦化とする。この方法は従来の様にドライ
エツチング後のレジストパターンをそのままの形状では
用いない。すなわち、レジストパターンの底部をシュリ
ンクさせオーバハング形状としてからＳｉＯの埋戻しを
行うので、被着したＳｉＯ膜は絶対に連続膜とならず分
離することになる。

このためにリフトオフも従来に比べて容易となりＳｉＯ
のパリも完全に無くすことができる様になった。第４図
は本発明の方法で形成した平坦化構造の一例を示したも
のである。図で明らかな様に埋戻しをしたＳｉＯ３４に
はパリが無いので上層に形成した配線パターン３５にも
段差を生ずることなく平坦化構造が実現できた。

〔発明の実施例〕

以下、本発明を実施例により詳細に説明する。

本発明によって作製した線幅２μｍの制＠Ｊ線から成る
インライン型Ｎｂ系ジョセフソン論理素子の断面図を第
５図に示す。

基板には、直径５０ｍｍφ、厚さ３５０　μｍ、＜ｌＯ
’ｏ＞のＳｉ基板５１を用いた。このＳｉ基板５１には
、６００ｎｍの熱酸化膜５ｉＯｚ５２が施しである。

次に、Ｓｉ基板５１の熱酸化膜ＳｉＯ２５２上にグラン
ドプレーンとなる膜厚２００ｎｍのＮｂ膜５３を直流マ
グネトロンスパッタ法により被着した。被着条件は、Ａ
ｒ圧圧力２工Ｔｏｒｒ、堆積速度３ｎｍ／秒とした。次
に、層間絶縁膜として５ｉ０５４を膜厚２５０ｎｍ被着
した。次に、下部ｒ電極となる膜厚２００ｎｍのＮｂ膜
５５をグランドプレーンと同じ条件で被着した。次に、
同一スパッタ装置内でＳｔ基板５ＩをＡｆｌターゲット
真下に移動してＡＱを３ｎｍ被着した。ＡＱの堆積速度
は０．２ｎｍ／秒とした。ＡＱ膜形成後、真空装置内に
酸素ガスを０．５Ｔｏｒｒ導入し、室温中で数分間自然
放置することにより、ＡＱの表面酸化層ＡρＯｘ　５６
を形成した。再び真空排気後Ｓｉ基板５１をＮｂターゲ
ットの真下に移動し。

直流マグネトロンスパッタ法によりＮｂ膜を１１００ｎ
の厚さに被着した。三層膜を形成後、Ｓｉ基板５１を真
空装置より取出し、まず、下部電極５５の配線部分およ
び接合部分５６を含むレジストパターンを、次の条件で
形成した。ネガ型レジストであるＲＤ２００ＯＮレジス
トを膜厚１．５μｍにスピン塗布し、引続いて、窒素雰
囲気中において、８０℃、３０分間のプリベーク処理を
行う。この後波長領域２００〜３００ｎｍの光を放つＸ
　ａ　−Ｈ１；ランプ５００Ｗの光源を用いて、また石
英ガラス上に所望のパターンを持つホトマスクを用いて
、光強度１０ｍＷ／ｃｎｆで１５秒間照射した。その後
、現像処理をテトラメチルアンモニウム４％水溶液を用
いて６０秒間の処理を行った。この条件で形成したレジ
ストパターンの断面形状は、はぼ垂直である。なお、こ
の後のポストベーク処理はレジストの断面形状を保つた
めに行なわなかった。次いで、このＳｉ基板５１を真空
装置に挿入し、減圧した後、ＣＦ４ガスによるプラズマ
エツチングによりＣＦ４圧力圧力２阻以外のＮｂ膜部分
を除去した。ＡＱの表面酸化層ＡΩ○、が露出した時点
でＡｒによるイオンエツチングに切り替え、Ａｒ圧力１
．５　Ｘ　１　０　””Ｔｏｒｒ、加速電圧６００ｅＶ
、イオン電流密度５００μＡ／−の条件下で１分間のイ
オンエツチングを行った後、引続いて、下部電極５５配
線部分のプラズマエツチングを前述した条件で行った。

真空装置内より取り出し後、下部電極配線パターン上の
レジストパターンを前述した現像液で２０秒間の現像処
理を行ないレジストパターンの下部を０．１５μｍのア
ンダカット量となる様にシュリンクさせた。その後、再
び真空装置内に挿入しＳｉＯ５８により下部電極５５と
同じ高さの２００ｎｍになる様に埋戻しを行った。その
後、真空装置内より取り出し、アセントを用いてリフト
オフを行ない平坦化とした。次いで、接合面積を決める
レジストパターンを前述した条件で形成した。接合面積
は、■，８μｍｌ：Ｉである。再び真空装置内に挿入し
、前述した下部電極５５配線パターンと同じ条件でＣＦ
４によるプラズマエツチングにより上部電極５７をエツ
チングした。この後、下部電極５５と同じ方法でＳｉＯ
の埋戻しを行った。すなわち、プラズマエツチング後の
上部電極５７上のレジストパターンを現像処理によりシ
ュリンクさせ底部をアンダカットにした後、膜厚１１０
０ｎとなる様にＳｉＯにより埋戻しを行った。再び真空
装置内より取り出してアセトンによりリフトオフ処理を
行ない５ｉ０５９によって平坦化とした。この時点でＡ
Ｑの表面酸化膜ＡＱＯｘは、面積が決定されてトンネル
接合を形成することになる。次いで、接合上部電極表面
をＡｒ中の高周波放電によりクリーニング処理をした後
、Ｎｂ膜を３００ｎｍの厚に被着した。Ｎｂの被着条件
は前記のグランドプレーン５１、下部電極５５，上部電
極５７と同様に直流マグネ１−ロンスパッタによって被
着した。再び真空装置内より取り出して前述した同じ条
件でレジストパターンを作製した後、ＣＦ４ガスによる
プラズマエツチングを行ないレジストパターン以外のＮ
ｂ膜部分をエツチングすることにより、上部電極につな
がる配線パターン６０を形成した。この後に、前述と同
様にレジストパターンをシュリンクさせてアンダカット
にした後、膜厚３００ｎｍとなる様にＳｉＯにより埋戻
しを行った。再び真空装置内より取り出してアセ１−ン
によってリフトオフ処理を行ない５ｉ０６１によって平
坦化にした。次いで、上部電極配線６０と分離するため
に層間絶縁膜６２をＳ１０により３００ｎｍ被着し形成
した。

次いで、制御線６３となるＮｂ膜を前述した、グランド
プレーン５３、下部電極５５、上部電極５７、上部電極
配線電極６０と同条件で膜Ｊゾ４００ｎｍ被着した。

再び真空装置内より取り出して、前述した同じ条件でレ
ジストパターンを作製した後、ＣＦ４ガスによるプラズ
マエツチングを行ないレジストパターン以外のＮｂ膜部
分をエツチングすることにより制御線６３を形成した。

この後に、前述と同様にレジストパターンをシュリンク
させてアンダカットにした後、膜厚４００ｎｍとなる様
に８１０により埋戻しを行った６再び真空装置内より取
り出してアセトンによってリフトオフ処理を行ない５ｉ
０６’ｌによって平坦化にした。以上の工程を経て平坦
化プロセスがすべて完了した。

〔発明の効果〕

本発明により、従来問題となっていたＳｉＯのパリは完
全に無くすことが出来た。この結果上層の配線パターン
の断線が皆無となり高集積化の実現が可能となった。例
えば、１００個直接に接続した１、８μｍ０のジョセフ
ソン接合の超電導臨界電流（Ｉ　ｃ）のバラツキは±１
１％であった。

この様な結果から回路の′動作マージンも大幅に向上し
た。

また、再現性および信頼性の点においても、きわめて高
いことが動作実験の中で明らかとなった。

【図面の簡単な説明】

第１図は従来法の平坦化プロセスの工程図、第２図は上
層パターンの断切れを示す説明図、第３図は本発明の平
坦化プロセスの工程図、第４図は本発明の平坦化を示す
説明図、第５図は本発明により作製したインライン型Ｎ
ｂ系ジョセフソン論理接合素子のそれぞ九の断面図を示
す。 １１．３１・・・基板、５１・・・Ｓｉ基板、１２．３
２・・・Ｎｂパターン、１３．３３・・レジストパター
ン、１４，３４，５８，５９，６１゜６４・・・埋戻し
をしたＳｉＯ膜、１５．３５・・上層の配線パターン、
５２，５４．６２・・・層間絶縁膜、５５・・・Ｎｂ下
部電極、５６・・・１〜ンネル接合（表面酸化層ＡΩＯ
ｘ）、５７・・・Ｎｂ上部電極、６０・・Ｎｂ上部電極
配線電極

Claims (1)

1. 【特許請求の範囲】 １、金属薄膜上にネガ型から成るレジストパターンを作
   製する工程、 該レジストパターンをマスクとしてドライエッチングに
   より金属薄膜のパターンを形成する工程、該金属薄膜の
   パターン上に残存したレジストの下部側壁をシュリンク
   させる工程、 金属薄膜パターン及び金属薄膜パターン以外の部分に絶
   縁膜を被着する工程、 金属薄膜パターン上のレジストパターンを溶媒系により
   除去し、該レジストパターン上の絶縁膜を除去する工程
   、 を有することを特徴とする平坦型ジョセフソン接合素子
   の作製方法。 ２、特許請求の範囲第１項において、前記ネガ型レジス
   トは、アジド化合物とポリビニールフェノールを主成分
   とすることを特徴とする平坦型ジョセフソン接合素子の
   作製方法。