JPS6237972A - 金属電極形成方法 - Google Patents

金属電極形成方法

Info

Publication number
JPS6237972A
JPS6237972A JP17795985A JP17795985A JPS6237972A JP S6237972 A JPS6237972 A JP S6237972A JP 17795985 A JP17795985 A JP 17795985A JP 17795985 A JP17795985 A JP 17795985A JP S6237972 A JPS6237972 A JP S6237972A
Authority
JP
Japan
Prior art keywords
resist
opening
forming
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17795985A
Other languages
English (en)
Inventor
Hiroshi Yamashita
山下 普
Yoshihiro Todokoro
義博 戸所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP17795985A priority Critical patent/JPS6237972A/ja
Publication of JPS6237972A publication Critical patent/JPS6237972A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、金属電極形成方法、特にショットキー障壁形
ゲート構造電界効果トランジスタ(以下、MESFET
と略称する)における低ゲート抵抗電極の形成に有効な
金属電極形成方法に関するものである。
27、 従来の技術 従来、この種の低ゲート抵抗電極形成方法は、第2図a
 −eの工程順断面図に示すような構成であった。すな
わち、従来例を順次説明すると、第2図aに示すように
、GaAs活性層1上に低感度ポジ形レジスト2、その
上に高感度ポジ形レジスト3を塗布し、第2図すに示す
ように、電子ビーム4を用いてゲートパターンを露光す
る。第2図Cに示すように、現像によって開口断面丁字
形のレジスト開口部5を得る。ここで、下方のレジスト
2に比べ、上方のレジスト3のパターン幅が広くなるの
は、上方のレジスト3が高感度であるため溶解速度が下
方のレジスト2に比べ大きくなるからである。次に、第
2図dのように、ゲート電極用の金属6を蒸着し、最後
に、第2図eに示すように、レジスト2,3を除去して
リフトオフにより丁字形の断面形状をもつ低ゲート抵抗
電極7を得る。
発明が解決しようとする問題点 このような従来の構成では、ゲート電極の径大な上面側
電極幅および径小々下面側電極幅のパターン幅制御が難
しいという問題点があった。その理由は、レジストの開
口部断面形状が丁字形となる2種類のレジストの組み合
せと、露光、現像の制御が難しいからである。さらに、
リフトオフが難しいという問題点もあった。そのために
、再現よくゲート電極を形成することができなかった。
また、形成したゲート電極は、上面部が下面部より大き
い構造であるために物理的強度が不足しており、ゲート
電極が破損し易いという問題点があった。本発明は、こ
のような問題点を解決するもので、高精度のパターン幅
制御が可能々再現性のよい物理的強度が充分な低ゲート
抵抗電極の製作を目的としている。
問題点を解決するだめの手段 この問題点を解決するために、本発明は、半導体基板上
の絶縁膜に、レジストマスクを介して、断面逆台形の開
口部を形成する工程、前記半導体基板に、前記開口を通
じて、食刻凹部を形成する工程、全面に電極用金属を蒸
着形成する工程、前記レジストマスクと共に同上の前記
電極用金属をリフトオフによって除去し、金属電極を前
記半導体基板の食刻四部および前記絶縁膜の断面逆台形
開口部に被覆形成する工程をそなえた金属電極形成方法
である。
作  用 この構成により、高精度のパターン幅制御が可能であり
、再現性がよく、しかも充分な物理的強度を持つ低ゲー
ト抵抗電極を形成することができる0 実施例 第1図a〜hば、本発明の一実施例によるMESFET
における低ゲート抵抗電極形成方法を示人の厚さに成長
させ、その上にポリメチルメタクリレート(PMMA 
)レジスト1oを厚さ5000人、スピンコード方法に
よって塗布する。PMAレジスト10を170℃で20
分間ベーキングし5、、−。
た後、第1図すに示すように、電子ビーム露光によって
露光量64μc/cniでゲートパターンを描画し、現
像液のメチルイソブチルケトン(MIBK)による4分
間の現像によってレジストゲートパターンを得る。PM
MAレジスト10をマスクとして、第1図Cに示すよう
にHFとNH4Fとの混合液によりS 102膜9をウ
ェットエツチングし、S i 02膜9の下面側の開口
幅が、PMMAレジスト1oの開ロバターンと同じ幅に
なるようにする。
第1図dに示すように紫外光によってSiO2膜上面側
の開口幅よりやや小さい幅をマスクによって一括露光し
、MIBKTPMMAL/シスト1oを再度4分間現像
し、第1図eに示すように、←開口拡張されたレジスト
開口部を得る。次に硫酸:過酸化水素:水−8:1:1
の混合液でGaAs活性層8を開口部から等方性エッチ
し、同開口部基板に食刻凹部(リセス)を形成すること
により第1図fに示す断面形状を得ることができる。そ
の後、第1図qに示すようにゲート金属のアルミニウム
膜(Al)11を蒸着し、最後に、第1図h61、7 に示すようにPMMAレジスト10をトリクロルエチレ
ンのボイルによって除去すること、いわゆる、リフトオ
フ技法で、SiO2膜9の逆台形開口部に支持された低
ゲート抵抗電極12を形成することができる。
以上のように本実施例によれば、低ゲート抵抗電極の下
面側のパターン幅は、はじめに形成した絶縁膜の下面側
の開口幅により決定される。また、低ゲート抵抗電極上
面側のパターン幅は、2回目のリングラフィ工程により
決定される。従って上面側および下面側のパターン幅を
独立に、精度。
再現性よく制御することができる。さらに低ゲート抵抗
電極は、絶縁性薄膜により支持されているので充分な物
理的強度を持っている。しかも、ゲート電極の上面部と
接触する絶縁性薄膜は、GaAs活性層のリセスエッチ
ングにより直接G a A s活性層と接触しない。従
って容量の増加を最小限におさえることができる。
発明の効果 以上のように本発明によれば、高精度のパターン幅制御
が可能であり、再現性がよく、しかも充分な物理的強度
を持つ、低ゲート抵抗電極を形成することができる。
【図面の簡単な説明】
第1図   は、本発明の一実施例によるMESFET
における低ゲート抵抗電極形成方法を示す工程順断面図
、第2図は従来法による低ゲート抵抗電極形成方法を示
す工程順断面図である。 1・・・・・・G a A s活性層、2・・・・・・
低感度ポジ形レジスト、3・・・・・・高感度ポジ形レ
ジスト、4・・・・・・電子ビーム、6・・・・・・断
面T字形レジスト開ロバターン、6・・・・・・ゲート
金属、7・・・・・・丁字形ゲート電極、8・・・・・
・G a A s活性層、9・・・・・・SiO2膜、
10・旧・・PMMAレジスト、11・・・・・・A1
112・山・・低ゲート抵抗電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名歌

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基板上の絶縁膜に、レジストマスクを介し
    て、断面逆台形の開口部を形成する工程、前記半導体基
    板に、前記開口を通じて、食刻凹部を形成する工程、全
    面に電極用金属を蒸着形成する工程、前記レジストマス
    クと共に同上の前記電極用金属をリフトオフによって除
    去し、金属電極を前記半導体基板の食刻凹部および前記
    絶縁膜の断面逆台形開口部に被覆形成する工程をそなえ
    た金属電極形成方法。
JP17795985A 1985-08-13 1985-08-13 金属電極形成方法 Pending JPS6237972A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17795985A JPS6237972A (ja) 1985-08-13 1985-08-13 金属電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17795985A JPS6237972A (ja) 1985-08-13 1985-08-13 金属電極形成方法

Publications (1)

Publication Number Publication Date
JPS6237972A true JPS6237972A (ja) 1987-02-18

Family

ID=16040071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17795985A Pending JPS6237972A (ja) 1985-08-13 1985-08-13 金属電極形成方法

Country Status (1)

Country Link
JP (1) JPS6237972A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63263770A (ja) * 1987-04-20 1988-10-31 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン GaAs MESFET及びその製造方法
CN103721363A (zh) * 2014-01-27 2014-04-16 济南同日数控设备有限公司 一种外置式消防多媒介快速接头

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211785A (en) * 1981-06-23 1982-12-25 Sanyo Electric Co Ltd Electrode formation of semiconductor device
JPS6074579A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211785A (en) * 1981-06-23 1982-12-25 Sanyo Electric Co Ltd Electrode formation of semiconductor device
JPS6074579A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63263770A (ja) * 1987-04-20 1988-10-31 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン GaAs MESFET及びその製造方法
CN103721363A (zh) * 2014-01-27 2014-04-16 济南同日数控设备有限公司 一种外置式消防多媒介快速接头

Similar Documents

Publication Publication Date Title
US4514253A (en) Manufacture of thin film transistor
JP2550412B2 (ja) 電界効果トランジスタの製造方法
JP7124959B2 (ja) 半導体装置の製造方法
JPS6237972A (ja) 金属電極形成方法
JPS6173377A (ja) Fetの製造方法
JPS6222463B2 (ja)
JP3071481B2 (ja) GaAsデバイス及びT字型ゲート電極の作成方法
JPS6237973A (ja) 金属電極形成方法
JP2503667B2 (ja) 半導体装置の製造方法
JPH0845962A (ja) 半導体装置の製造方法
JPH03147338A (ja) 半導体装置の製造方法
JPS62250674A (ja) 半導体装置の製造方法
JPH0745816A (ja) 半導体装置およびその製造方法
JPH03238729A (ja) 冷陰極装置の製造方法
JP2626238B2 (ja) 半導体装置の製造方法
JPH05335339A (ja) T字型ゲート電極の形成方法
JPH0382131A (ja) パターンの形成法
JPH05211173A (ja) 半導体装置の製造方法
JPH05218212A (ja) 半導体装置の製造方法
JPH0684951A (ja) 半導体装置の製造方法
JPS5892224A (ja) パタ−ン形成方法
JPS5863149A (ja) 光導体装置の電極製造方法
JPS617668A (ja) 半導体装置の製造方法
JPH0462938A (ja) 半導体装置の製造方法
JPS63175480A (ja) リセス型mesfetの製造方法