JPS623376A - 文書画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は文書画像の入力、出力、表示、編集等を電子的
に実行する文書画像処理装置に関する。

〔発明の技術的背景とその問題点〕

ファクシミリや電子ファイルなどに代表されるように、
文書画像を電子的に処理する文書画像処理装置の開発が
盛んである。これらの装置の開発の目的は、従来の紙を
ベースとした一般業務特にオフィス業務を電子化するこ
とにより、作業の効率を改善し、また業務の高度化によ
る複雑な作業への対処を容易にすることにある。これら
の装置では、文書画像をスキャナで走査して電気信号に
変換した後、圧縮して伝送したり、または画像メモリに
一旦格納した後、加工修正を施してイメージプリンタに
出力する、といった情報処理が行われる。

このような文書画像処理装置においては、これをユーザ
ーが任意に操作して真に業務の改善を図り、作業の効率
向上を図るためには、次の点に十分配慮されていなけれ
ばならない。第１は、システムを構成する各手段間での
文書画像情報の転送が容易でしかも柔軟であることであ
る。ある手段間では転送ができないか、できても多くの
手順が必要であったりすれば、改善すべき業務が制限さ
れる。第２は、処理速度が高速であることである。

この種の装置では、処理できる機能と共に、その装置の
操作性が装置の性能を決定する重要な要素である。なか
でも処理速度は、装置のマン・マシンインタフェースの
決定的なポイントの一つであって、これかあ、φレベル
以上を満たさなければ作業効率を逆に下げることになり
かねない。

しかしながら従来の文書画像処理装置においては、これ
らの二点が必ずしも満足されていない。

例えば、各手段間の情報転送が柔軟にできるが転送速度
が極めて遅かったり、高速の情報転送が可能であるが転
送相手が制限されていたり、或いはまた、柔軟な転送が
比較的高速に実行できるが、ハードウェアの機構や転送
開始までの手続きが極めて複雑であったりするのが常で
あった。これでは十分な作業の効率改善が図れない。

〔発明の目的〕

本発明は上記した点に鑑みなされたもので、システムを
構成する複数手段間の文・書画像情報の同時転送を極め
て容易にし、且つシステムのスルーブツト向上及び処理
の高速化を可能とした文書画像処理装置を提供すること
を目的とする。

〔発明のｍ畏〕

本発明は、少なくとも文書画像情報を一時格納する画像
バッファメモリ、文書画像を表示するための表示メモリ
、文書画像情報の入出力手段、文書画像情報の転送に供
される画像バス、及びこれらを管理し制御する制御装置
を有する文書画像処理装置において、画像バスとして独
立に動作可能な二系統の画像バスを設け、前記画像バッ
フ７メモリ及び表示メモリと前記二系統の画像バスとの
間の接続を制御する画像バス切換制御回路を設けると共
に、前記画像バスに選択的に接続され、自らの出す制御
信号により画像情報を取込む能動入力動作機構、他から
の制御信号により画像情報を取込む受動入力動作機構、
自らの出す制御信号により画像情報を送出する能動出力
動作機構、および他からの制御信号により画像情報を送
出する受動出力動作機構を有する情報媒介手段を設けた
ことを特徴とする。

〔発明の効果〕

本発明にかかる文書画像処理装置では、独立に動作可能
な二系統の画像バスを有するため、画像バッファメモリ
と表示メモリのアクセスが同時に可能となり、従ってシ
ステムのスルーブツトが向上する。また拡大縮小や画像
反転等を行う回路を二系統の画像バスに接続することに
より、例えばスキャナからの画像情報を画像バッフ１メ
モリへ書込みながら同時に縮小画像を表示メモリへ書込
む等の高度の文書画像処理が可能となる。また両方の画
像バス間に設けた画一情報転送媒介手段により、一方の
画像バスから他方の画像バスへ情報を転送するパイプラ
イン的な処理を含む高度な、かつ柔軟な画像処理を極め
て高速に実行することができる。

（発明の実施例） 以下図面を参照して本発明の詳細な説明する。

第１図は一実施例の文書画像処理ｉ置の概略ブロック図
である。１は本装置を管理制御する装置である情報処理
ユニット（以下ＣＰＵと呼ぶ）、２はこの制御手順を記
述するプログラムを格納するＣＰＬＪプログラムメモリ
、３はＣＰＵ　１と他の入出力装置例えばＣＲＴターミ
ナルなどを接続するためのインタフェースである。本文
書画像処理装置は、このＣＰｔＪｌからの制御信号がＣ
ＰＵバス４を介して文書画像情報を格納するメモリや文
書画像の処理手段に対して与えられて所望の処理が実行
されることになる。

５は文書画像情報を一時格納する画像バッファメモリ、
６は表示すべき文書画像情報を一時格納する表示メモリ
であり、７及び８はこれらのメモリに対して二次元の矩
形領域にアクセスをかけるべくアドレスを発生する二次
元アドレス発生回路である。９は表示メモリ６からのデ
ータを表示のサイクルに従って取り込み、ディスプレイ
に表示させる制御を行うディスプレイコントローラであ
る。１０は文書画像の向きを９０°毎に回転処理する縦
横変換回路、１１は文書画像の拡大縮小回路、１２は文
字パターンを発生して表示メモリ６や画像バッファメモ
リ５に描画する図形処理回路である。１３及び１４は文
書画像の入出力手段であるスキャナ及びプリンタ、１５
はスキャナ１３で読み取った文書画像情報の内部に取り
込む機能及びメモリ５，６に格納されている文書画像情
報を取り込んでプリンタ１５に送出する機能を有するス
キャナ・プリンタインタフェースである。

１６は外部の通信制ａｍ器より転送された圧縮された文
書画像情報を復調伸張して取込み、或いはメモリ５．６
の文書画像情報を圧縮変調して外部に送出させる圧縮伸
張回路である。

以上の画像バッファメモリ５及び表示メモリ６と各処理
回路との間の情報転送を行うために本発明では、独立に
動作可能な二系統の画像バス■及び■を設けている。こ
こで画像バス■は、画像バッファメモリ５用のアドレス
バス１８、画像バッファメモリ５と縦横変換回路１０が
接続されたデータバス２２、拡大縮小回路１１９図形処
理回路１２、スキャナ・プリンタインタフェース１５及
び圧縮伸張回路１６が接続されたデータバス２４、及び
コントロールバス１９．２５を総称するものであり、画
像バス■は、表示メモリ６用のアドレスバス２０．表示
メモリ６と縦横変換回路１０が接続されたデータバス２
３、拡大縮小回路１１と図形処理回路１２が接続された
データバス２６、及びコントロールバス２１．２７を総
称するものである。本実施例では画像バッファメモリ５
は一方のデータバス２２にのみ接続され、表示メモリ６
は他方のデータバス２３にのみ接続されている。

そこで画像バッファメモリ５側のデータバス２２と拡大
縮小回路１１２図形処理回路１２等が接続されるデータ
バス２４の間を分割しし、また表示メモリ６側のデータ
バス２０と拡大縮小回路１１゜図形処理回路１２等が接
続されるデータバス２６との間を分割して、これらの間
の接続を画像バス切換制御回路１７により制御するよう
に構成している。

このように構成された文書画像処理装置によるいくつか
の処理動作を次に説明する。

（１）　スキャナ１３またはプリンタ１４と画像バッフ
ァメモリ５との間のデータ転送の際には、画像バス切換
制御回路１７によりデータバス２２と２４及びコントロ
ールバス１９と２５が接続され、データバス２２及び２
４を介してデータ転送が実行される。この間に表示メモ
リ６にグラフィックデータなどを出力したい場合にはデ
ータバス２３及び２６を介して行なわれる。

（２）　画像バッフ１メモリ５のデータを回転させてプ
リントアウトする場合には、データバス２２と縦横変換
回路１０が接続されて、画像バッファメモリ５からのデ
ータは縦横変換回路１０に　　　　　°゛？ 入って例えば９０’回転された後、バス切換側−〇・占 ；緊 回路１７を経由しデータバス２４を介してプリン　　　
　　・２゛：１ １・′□ り１４へ出力される。この間、データバス２３及　　　
　ユ、］、Ｕ２６１！Ｉｆｉ［よ、６ゎ工、い。アラや
ユ、よユ　　　八“、′ 辷さ 能である。　　　　　　　　　　　　　　　　　　　　
　　Ｎ１、“□）。

（３）　スキャナー３からの入力を画像バッファ　　　
　　・′□・本 メモリ５へ書込みながら同時に縮小し、且つ回転　　　
　７、。

、・ させて表示メモリ６へ書込む場合には、データバ″パ・
、＼ ス２４を流れるデータを拡大縮小回路１１で取込　　　
　　、・。

；（：： みながら縮小してデータバス２６へ出力する。縦゛横変
換回路１０はデータバス２３に接続されてお　　　　　
ゞ′；・；： す、ここで縮小画像データは９０°回転されて表　　　
　゛、・”。

イ 示メモリ６に書込まれる。　　　　　　　　　　　　　
　　、ＩＪ゛ （４）　画惚バス■上でスキャナー３やプリンタ　　　
　　］・Ｊ・− １４と画像バッフ７メモリ５間で画像データを転　　　
　　：。

ξ 送中に、文字パターンなどを拡大縮小して表示メ　　　
　　、・モリ６へ書き込む場合、拡大縮小回路１１から
のクロックにより図形処理回路１２内の文字パターンが
データバス２６を介して一旦拡大縮小回路１１に取り込
まれる。そして拡大縮小処理をした後、データは再びデ
ータバス２６及び２３を経由して表示メモリ６へ書込ま
れる。この場合画像バス■上では、拡大縮小回路１１の
リードクロックとライトクロックに同期して画像データ
の転送が副部される。

（５）　画像バッファメモリ５内のデータを拡大縮小し
て表示メモリ６へ書込む場合、画像バッファメモリ５の
データはデータバス２２．２４を介して拡大縮小回路１
１に取り込まれ、その出力データはデータバス２６．２
３経由で表示メモリ６へ書込まれる。この場合、画像バ
ス■はリードデータ、画像バス■はライトデータが走り
、拡大縮小回路１１のパイプライン的動作により、高速
のデータ転送が行なわれる。

更に縦横変換回路１０を経由して画像バスエ。

■間を接続した場合には、データを回転させながら拡大
縮小するという高度のデータ処理が極めて高速に実行さ
れることになる。

（６）　データバス２４と２３を接続すれば、表示メモ
リ６とスキャナ１３またはプリンタ１４との間のデータ
転送が可能である。

以上の画像情報処理動作において、二系統の画像バスエ
及び■間のデータ転送を利用して柔軟且つ高速の処理を
行うためには、この゛画像パス■。

■間の画像情報転送媒介手段が重要な働きをする。

即ちこの情報転送媒介手段が、情報取り込み部と送出部
にそれぞれ能動動作機構と受動動作機構を備えることに
より、柔軟且つ高度の情報処理ができるのである。この
実施例ではこの様な機能を備えた情報媒介手段は、拡大
縮小回路１１に一体化されている。

第２図はこの様な情報媒介手段を備えた拡大縮小回路１
１の構成例である。図において、３１は拡大縮小演算機
構であり、３２は入力データラッチ回路、３３は出力デ
ータラッチ回路である。データ取り込み部には能動入力
動作機構３４と受動入力動作機構３５があり、３６はこ
れらから出力される入力データのラッチ信号のセレクタ
である。

データ送出部には同様に能動出力動作ｍ構３７と受動出
力動作機構３８があり、３９はこれらから出力されるデ
ータ出力シーケンスの終了信号セレクタである。そして
４０はこれら入出力動作機構によるシーケンス制御を行
う制弗回路である。

４１〜５０は人出力バッファを示す。また図には示して
いないが、入力データ、出力データ及び転送りロックな
どの制御信号は画像バス■にも画像バス■にも選択して
接続できるようになっている。

画像情報取込み部では、能動動作時には能動入力動作機
構３４がデータリード用制御信号ＰＲＤＣを出力し、そ
れに対する応答信ＱＰＡＣＫで入力データを取込み、ま
た受動動作時には外部からのデータライト制御信号ＰＷ
ＴＣによって受動動作機構３５が動いて入力データを取
込むようになっている。この画像情？ｉ（取込み部の具
体的な構成例を第３図に示す。能動入力動作機構３４は
データリード制御信号ＰＲＤＣを発生するＰ　Ｒｌ）　
Ｃジェネレータ３４１とＡＮＤゲート３４２とから構成
される。受動入力動作機構３５はＡＮＤゲート３５１に
より構成される。シーケンス制御回路４０からの入力要
求信号が出力されていない時はＡＮＤゲート３５１が禁
止状態であり、データライト制御信号ＰＷＴＣを受は取
っても応答信号ＰＡＣＫを返さず、外部手段を待機させ
るようになっている。

画像情報送出部では、能動動作時には能動出力動作機構
３７がデータライト制御信号Ｐ　Ｗ　Ｔ　Ｃを出力して
データ送出が行なわれ、それに対する応答信号ＰＡＣＫ
で送出動作を終了するというシーケンスをとる。受動動
作時には、受動出力動作機構３８が外部よりのデータリ
ード制御信号ＰＲＤＣを受けてデータ送出動作を終了す
るようになっている。この画像情報送出部の具体的な構
成例を第４図に示す。能動出力動作機１ｉ３７はデータ
ライト制御信号ＰＷＴＣを発生するＰＷＴＣジェネレー
タ３７１とＡＮＤゲート３７２により構成される。受動
出力動作機構３５はＡＮＤゲート３５１により構成され
る。

以上のような画像情報媒介手段を備えた拡大縮小回路１
１により、画像バスＩ、ＩＩ間での画像情報の媒介転送
の具体的な動作例を次に説明する。

本実施例での具体的なバス構成は例えば第５図に示す通
りである。画像バッファメモリ５及び表示メモリ６をア
クセスするためのアドレスバス１８及び１９は、ＡＤ−
Ａ２Ｓの２６本、データバス２２，２３．２４．２６は
Ｄｏ−ＤＩＳの１６本である。コントロール信号バス１
９，２１゜２５．２７は、画像情報転送用クロックとし
てのデータリード用制御信号ＰＲＤＣ、データライト用
制御信＠　Ｐ　Ｗ　Ｔ　Ｃ１これらに対する応答信号Ｐ
ＡＣＫ用の他に、水平ライン終了信号ＨＥＮＤ、垂直方
向終了信号ＶＥＮＤの各制御信号用、そして二組のアド
レス発生回路７，８の選択信号ＡＤＳＥＬ用の計６本で
ある。

初めに、画像バッファメモリ５に格納されている文書画
像をディスプレイに表示する動作について説明する。こ
の画像処理動作の場合、画像バッファメモリ５は画像バ
ス■に、表示メモリ６は画像バス■にそれぞれ接続され
ているので、拡大縮小回路１１のデータ取込み部側が画
像バス■に、データ送出部側が画像バス■にそれぞれ接
続されるように接続関係が選択されることになる。先ず
画像情報媒介手段を有する拡大縮小回路１１は、画像情
報の取込み部、送出部でそれぞれ能動入力動作機構３４
、能動出力動作機構３７を働かせるよう起動される。拡
大縮小回路１１が動作を始め　　　　　１、。

！ ると、文書画像情報が格納されている画像バッフ　　　
　　。

、ｔ アメモリ５に対して能動入力動作機構３４からデータリ
ード制御信号ＰＲＤＣが出力される。画像　　　　　：
・”゛、゛ バッファメモリ５に対してアクセスをかけるアドレス発
生回路は二組のアドレス発生回路７．８の一方がこれに
割当てられ、拡大縮小回路１１からのデータリード制御
信Ｊ！ＰＲＤＣに従って順次アドレスが更新される。デ
ータリード制御信号ＰＲＤＣに対する応答信号ＰＡＣＫ
は画像バッファメモリ５からＰＡＣＫライン上に返され
、拡大　　　　　、。

縮小回路１１ではその能動入力動作機構３４がこ　　　
　　、ｊれを受は取った時点で画像バッフ７メモリ５か
らの画像情報を入力データラッチ３２に取込む。こうし
て取り込まれた画像情報は拡大縮小演算機構３１により
所定の拡大または縮小処理が行なわれる。

拡大または縮小変換された画像情報は、同じ拡大縮小回
路１１の能動出力機構３７から表示メモリ６に対して出
力されるデータライト制御信号ＰＷＴＣにより送出され
る。この場合も表示メモリ６に対するアクセスにはアド
レス発生回路７゜８の一方が割当てられ、データライト
制御信号ＰＷＴＣに従ってアドレスが順次更新されるよ
うにする。このデータライト制御信号ＰＷＴＣに対する
応答信号ＰＡＣＫは表示メモリ６からＰＡＣＫライン上
に出力され、拡大縮小回路１１の能動出力機構３７に取
込まれる。これにより、拡大縮小回路１１は次のシーケ
ンスに移行する。

以上の画像情報転送のタイミングは第６図のようになる
。

次に外部機器より画像入出力手段を介して文書画像情報
を取込み、表示メモリ６に書込んで表示　　　　　。

させる場合について説明する。画像入力手段として圧縮
伸張回路１６を例にとる。

外部機器から取込んだ文書画像情報を表示する場合、等
偏部ち取込んだそのままのサイズで表示　　　　　くす
る場合に１よ・圧縮伸張回路１６が能動動作手段　　　
　　バとして動作し、自ら転送制御信号を送出して表示
　　　　　パ′メ１す１書込めＧｆ　、Ｉ″５゛・し”
し特に表示の場合・　　　　　・ニジステムとのインタ
ラクションを行う種々の表示　　　　　□、ミ のため文書画像が表示されるサイズが限定され、　　　
　　、１・縮小して表示したい場合が多々存在する。従
来この要請に対して取られてきた方法は、表示部分の　
　　　　“□ユ□７．６ＨＭＩ＊＊□８工１１、□。−
。１　　　′大縮小処理が施されるようにするものであ
る。こ　　　　　°゛□ｌ の方法によれば、表示に関しては柔軟な拡大縮小　　　
　　□ が可能であるが、拡大縮小処理が表示に限定され　　　
　　；て、例えば画像バッファメモリに格納されている
文書画像情報の一部を拡大縮小して他の部分にコ　　　
　　、ツビーするとか、或いは同じく画像バッファメモ
リ　　　　　゛・に格納されている文書画像を拡大縮小
して左ノン　　　　　゛ドアウドする等の処理ができな
くなってしまう。

この実施例では、二系統の画像バスＩ、ＩＩを有し、且
つ拡大縮小回路１１に前述のような転送媒介手段を備え
ることにより、外部から取込んだ文書画像情報をそのま
ま表示メモリ６或いは画像バッファメモリ５に書込むこ
ともできるし、また拡大縮小回路１１を介して拡大また
は縮小処理を施して書込むこともできる。前者の場合、
圧縮伸張回路１６から出力されるデータライ１〜制御信
号ＰＷＴＣにより、取込まれた情報が直接表示メモリ６
に書込まれるが、この時画像情報はデータバス２４から
画像バス切換制御回路１７を経由し、データバス２３を
介して転送される。後者の場合、拡大縮小回路１１の受
動入力動作機構３５を動かせ、圧縮伸張回路１６からの
データライト制御信号ＰＷＴＣに従って拡大縮小回路１
１で画像情報を取込み、拡大または縮小処理を施して、
今度は拡大縮小回路１１の能動出力動作Ｆｊ９．構３７
から出力されるデータライト制御信号ＰＷＴＣにより表
示メモリ６への書込みが行なわれる。即ちこの時圧縮伸
張回路１６により取込まれた画像情報は、データバス２
４から拡大縮小回路１１を通ってデータバス２６に入り
、画像バス切換回路１７を経由してデータバス２３に送
出されて表示メモリ６に書込まれる、という経路を辿る
。

以上のようにして本実施例によれば、画像バッファメモ
リ５と表示メモリ６間の画像情報転送や　　　　　Ｔ外
部からの画像情報の表示メモリ６への書込み等について
極めて柔軟な画像処理が可能である。しかも第２図〜第
４図から明らかなように、二系統の画像バス１．Ｉ間の
画像情報転送媒介手段は極めで簡素なハードウェアによ
り実現されている。

ところで先の説明に見られるように、画像入出力手段よ
り取り込まれた文書画像情報は拡大縮小処理を施して表
示することが必要な場合が多いが、　　　　・□“同時
に取り込んだ文書画像情報に対して何らかの処理例えば
、一部分のコピーや他画像のオーバーレイなどを施す必
要がある場合がある。或いは同一の文書画像の縮小率を
次々に変化させ、ユーザーにとって最も見やすい状態に
設定しようということが必要な場合もある。この場合に
は画像バッフ７メモリに表示している文書画像を格納し
ておき、必要に応じて読み出して表示なり画像編集処理
なりを行う必要がある。従来この処理のためには、先ず
画像バッファメモリに文書画像情報を一旦格納し、次に
これを表示する、という２回のフェーズを必要とし、従
って十分な処理速度が得られなかった。

本発明では既に述べたように二系統の画像バス■、■が
設けられ、これらが独立に動作可能となっているから、
文書画像を送出する手段は他の複数の手段に対して同時
に画像転送が可能である。

上記の動作例でいえば１、画像入出力手段から送出され
る文書画像情報は画（像バッファメモリに対しても表示
メモリに対しても同時に画像転送ができるようになって
いる。この様な同時転送について問題となるのは、複数
の取り込み側の取り込み速度の違いである。本発明では
この問題を、転送りロックに対するそれぞれの応答信号
が画像バス上で論理積がとられるように構成することで
解決することができる。

第７図はその様な実施例を説明するための図である。図
において、６１はコントロール信号）＼ス上のＰＡＣＫ
ラインであり、６２１．６２２　。

６２３はそれぞれこのＰＡＣＫライン６１に応答信号Ｐ
ＡＣＫを出力する各手段のＰＡＣＫ出力段である。各出
力段は、オーブンコレクタ・ゲート６３とその可動制御
ゲート６４とから構成され、イネーブル信号ＥＮが高位
の時可動状態なる。

この様な構成とすれば、複数手段の出す応答信号ＰＡＣ
Ｋｓ〜ＰＡＣＫａのうちいずれか一つでも低位のうちは
ＰＡＣＫライン６１は高位とならず、全てのＰＡＣＫ出
力段６２１〜６２３の出力が高位になって始めてＰＡＣ
Ｋライン６１が高位になる。これにより、画像情報転送
の同期が完全に保てることになり、複数手段に対する同
時転送が可能となる。

なお、第７図のようにゲート回路を用いて論理積をとる
構成を採用しなくても、例えば、最も応答の遅い手段の
応答信号ＰＡＣＫのみをＰＡＣＫラインに返すという方
式を採用することもできる。

これによっても、実質的に同一バス上で論理積をとった
のと同じであり、同様の効果が得られる。

次に本発明の装置におけるメモリアクセス制御回路部分
の構成、動作につきより詳細に説明する。

第１図に示したようにこの装置では、画像バッファメモ
リ５及び表示メモリ６に対して同時にアクセス制御でき
るようにするために、二つの二次元アドレス発生回路７
及び８が二つの画像バス■及び■間に設けられている。

画像バッファメモリ５と表示メモリ６間の画像情報転送
及びこれらのメモリと他の手段との間の情報転送だけを
考えれば、二次元アドレス発生回路７及び８は一方が画
像バッファメモリ５用、他方が表示メモリ６用として、
それぞれ異なる画像バス■または■に固定的に接続され
ていてもよいが、第１図の実施例では両方の二次元アド
レス発生回路７，８が画像バス■。

■のいずれにも接続できるようになっている。これは画
像バッファメモリ５内でのみ、また表示メモリ６内での
みの画像情報転送を行い１悸るようにするためである。

そして前述したような画像情報転送を行う場合に、画像
バス切換制御回路１７、拡大縮小回路１１、図形処理回
路１２、　スキャナ・プリンタインタフェース１５、圧
縮伸張回路１６等は、画像情報の内込み及び読み出しを
行う制御クロックと画像情報のみを画像バス■または■
に入出力するだけでよく、画像バッファメモリ５や表示
メモリ６のアクセス制御を行う必要がないのである。

第８図は、二次元アドレス発生回路７及び８の概略構成
を示している。７１はこのアドレス発生回路をＣＰＵ　
１に接続するためのＣＰＵインタフェースであり、７２
はＣＰＵ　１により選択されてアクセス制御に必要なコ
マンドＣＭＤがセットされるレジスタ、７３ｘ、７４ｘ
、７５ｘ及び７３Ｙ、７４ｙ、７５ｙは同じ＜ＣＰＵ１
により選択されてＸ及びＹ座標に関するスター１〜アド
レスＸ５ＴＡ、ＹＳＴＡ、アドレスを計算する最小単位
であるステップ数Ｘ５ＴＰ、ＹＳＴＰ、アドレス計算の
繰り返し数ＸＮ、ＹＮがセットされるレジスタである。

カウンタ７６Ｘ、７６Ｙ、タイミング制御回路７７、マ
ルチプレクサ７８ｘ。

７８Ｙ、アダー７９ｘ、７９ｙはＸ、Ｙのアドレスを計
算する部分である。マルチプレクサ７８ｘ。

７８Ｙから得られるアドレスデータはインタフェース８
０Ｘ、８０Ｙを介してアドレスバス１８または２０に出
力されるようになっている。８１ｘ。

８１Ｙはコントロールバス１９，２１を介して他から送
られて来る制御信号によりこのアドレス発生回路に取り
込みアドレスデータの出力または停止のタイミング制御
するためのインタフェースである。

この様な二つの二次元アドレス発生回路７及び８を画像
バスＩ、ＩＩ間に接続した装置において、例えば一つの
文書内である領域の画像を抜き取り別の領域に貼りつけ
るという、最も塁本的な編集処理をおこなう場合の動作
を次に説明する。

第９図はこの時の文書内での婁き取る領域を実線で示し
、転送先のｒＲｌｉ’！を破線で示し、かつ各領域のア
ドレス関係を示したものである。この様な画像編集を行
う場合、例えば一方の二次元アドレス発生回路７が転送
元の領域をアクセスし、他方の二次元アドレス発生回路
８が転送先をアクセスするようにＣＰｔＪｌにより選択
され、アクセス制御に必要なコマンド、Ｘ及びＹ座標に
関するスタートアドレス、ステップ数、繰り返し数等が
各レジスタにセットされてアクセス制御可能状態になる
。次に例えば画像バス切換制御回゛路１７からデータリ
ード用制御信号ＰＲＤＣが画像バスエ側のコントロール
バス１９に出力されると、転送元に選定されている二次
元アドレス発生回路７が動作を開始し、所定のアドレス
を算出してこれを画像バスエ側のアドレスバス１８に出
力する。これにより、画像バスエ側に接続された画像バ
ッフ７メモリ５がアクセスされて転送元の領域内の画像
情報が読み出され、データバス２２に出力される。

画像バス切換１１５１１　Ｉ１１回路１７はデータバス
２２から転送元の画像情報の取り込みを終了すると、次
にデータライト用制御信号ＰＷ丁Ｃ及び先に読み出した
画像情報をそれぞれコントロールバス１９及びデータバ
ス２２に出力する。コントロールバス１９にデータライ
ト用制御信号ＰＷＴＣが出力されると、二次元アドレス
発生回路７は転送元のア　、ドレスデータ出力を停止し
、転送先として選定されている他方の二次元アドレス発
生回路８が動作を開始する。この二次元アドレス発生回
路８は転送先のアドレスを生成してこれをアドレスバス
１８に出力し、これによって画像バッファメモリ５の転
送先の領域に画像情報の書込みが行なわれる。この書込
み処理が終了すると、次に画像バス切換制御回路１７は
再び転送元から次に画像情報を読み出すためコントロー
ルバス１９にデータリード制御信号ＰＲＤＣを出力し、
前述と同様に読み出し処理を行う。このとき二次元アド
レス発生回路８は転送先アドレスの出力を停止するとと
もに、二次元アドレス発生回路７が次のアドレスを計算
して出力する。

以上の読み出し書込み処理を所定ｆＡ域全全体渡って順
次繰返すことにより、第９図に示すような一文害内での
画嫌情報転送が二次元的に且つ高速に行なわれる。この
とき、各アドレス発生回路７゜８でのアドレス生成は、
第１０図に示すフローチャートに従って所定領域を二次
元的に走査するように行なわれることになる。即ち第９
図のような画像転送の場合、ＣＰＵ１からの指令により
、それぞれのアドレス発生回路に必要なコマンドととも
に、スタートアドレス（ＳＸ口、ＳＹ口）、（ＤＸａ　
、ＤＹｏ　）　、Ｘ方向ステップ数５ＸＳＴＰ、ＤＸＳ
ＴＰ、Ｙ方向ステツ７ａＳＹＳＴＰ、ＤＹＳＴＰ、Ｘ方
向繰返し数Ｍ、Ｙ方向繰返し数Ｎなどがセットされ、主
走査方向を例えばＸ方向とし、Ｘ、Ｙ方向共にステップ
数を順次加算していく方法でアクセスが実行される。こ
の間、画像バス切換制御回路１７は画像情報と読み出し
及び書込みの制御信号を入出力するだけで画＠１＜ラフ
アメモリ５内での画像転送が行なわれる。

第１１図（ａ）〜（ｑ）は、二つの二次元アドレス発生
回路７．８による転送元と転送先のアドレス生成方向を
選ぶことにより、種々の態様で画像転送ができることを
示している。上記した第９図の画像転送は、二つのアド
レス発生回路とも、主走査方向をＸ方向とし、ステップ
数を順次加えていってアドレスを生成する第１１図（ｆ
）の方法により実行される。その他第１０図のフローに
示したように、主走査方向をＸ方向、Ｙ方向いずれに選
ぶか、またＸ方向のアドレス、Ｙ方向のアドレスの生成
をステップ数をスタートアドレスに対して順次加えて行
くか減じて行くかを指定することにより、第１１図に各
種例示したように９０°回転、１８０°回転、左右反転
、上下反転、任意角度回転等の画像編集が可能となる。

また上述した画像転送の例において、転送元用の二次元
アドレス発生回路と転送先用の二次元アドレス発生回路
に設定するステップ数を変えるだけで筒中な拡大縮小処
理を行うことが可能である。

即ち転送元と転送先のステップ数が同じであれば、等倍
の画像が転送されるが、転送先のステップ数を転送元の
１／′２にすれば、転送先の画ｍは転送元の画像が１／
２縮小されたものとなる。この場合には、第１図の拡大
縮小回路１１の拡大縮小機能を利用する必要はない。

画像バッファメモリ５内での画像転送と同様に　　　　
　′表示メモリ６内での画像転送も可能である。この　
　　　　ゝ場合のアドレス発生回路７，８によるアクセ
ス制御は、画像バス■側のアドレスバス２ｏ及びフント
ロールバス２１を使用して行なわれ、画像情報は同じく
画像バス■側のデータバス２３を介して転送される。

また既に述べた画像バッファメモリ５と表示メそり６間
の画像情報の転送や、例えばスキャナ　　　　　、１３
から画像を画像バッファメモリ５に書込むと　　　　　
゛同時に、図形処理回路１２からの文字パターンな　　
　　、、゛。

どを表示メモリ６に剤込んでディスプレイに表示　　　
　、。

する等の画像処理についても、二つの二次元アドレス発
生回路７，８によるアクセス制御により容易に可能であ
る。これらの画像処理においても、画像バス切換制御回
路１７、スキャナ・プリンタ　　　　、。

インタフェース１５、図形処理回路１２等は各メ　　　
　−モリへのアクセス制御を同等意識することなく、た
だ単に読み出し、書込みの制御信号及び画像情報を必要
なバスに転送するだけで、各メモリの所定領域に二次元
的に画像情報を格納することができる。そして二つの二
次元アドレス生回路７゜８は各々独立して動作できるの
で、互いに影響を与えることなく、またアドレス生成の
方向や単位も独立に設定できる。例えば、スキャナ１３
から１６ビツト単位で画像バッファメモリ５に画像入力
を行う場合は画像バッフ７メモリ５側に選定されている
二次元アドレス発生回路７のステップ数を１６に設定し
、一方図形処理回路１２から表示メモリ６に８ビット単
位で画像情報を書込む場合は表示メモリ６側に選定され
ている二次元アドレス発生回路８のステップ数を８に設
定すればよい。

また客々のメモリ内の画面サイズ（領域の縦と横の幅）
も異なるものであってもよい。

以上のように二つの二次元アドレス発生回路７及び８を
二つの画像バスエ及び■間に設けることにより、画像バ
ッファメモリや表示メモリと情報転送を行うべき種々の
手段にそれぞれアクセス制御手段を設ける必要がなくな
る。しかも前述のように二つのアドレス発生回路７及び
８は全く同じハードウェアとして構成されるので、その
制御プログラムやハードウェアの規模等を減少すること
ができ、開発期間も短縮することができる。また各々の
二次元アドレス発生回路７及び８に対するコマンドや各
パラメータを変更するだけで、前）ホ゛したように様々
な形態のアクセス制御を行って様々な画像編集処理を実
行することができる。

ところで、第８図では出力されるＸ座標及びＹ座標のア
ドレスを二次元アドレスとしてそのまま出力させるよう
になっているが、実際には画像の二次元領域のＸ座標と
Ｙ座標に相当するＸアドレスとＹアドレスは、それぞれ
メモリの下位アドレス及び上位アドレスとして一次元ア
ドレスでメモリに与えられる。例えば１１２図（ａ）に
示すように、２”　Ｘ２１２　　（−２０４８ドツトＸ
　４０９６ドツト）のメモリ空間は通常８ビツト（また
は１６ビツト等）の単位で第１２図（１））に示すよう
に一次元的に連続するメモリ空間を構成する。この場合
、アドレスをビットアドレスとすると、Ａ２２〜Ａｎ　
（八〇がＬＳＢ側）をＸアドレス、Ａ２２〜Ａ１１（Ａ
２２がＭＳＢ側）をＹアドレスとしてＡ２２〜Ａｎをメ
モリに与えればよい。この様なメモリ空間で、例えば第
１２図（Ｃ）に斜線で示すような１７２８ドッｌ−ｘ　
２４００ドツト（例えば８ドツト／＃のＡ４サイズ画像
に相当）の画像をメモリに記憶させると、実際には第１
２図（ｄ）に斜線で示すように連続するメモリ空間の一
部を離散的に占有する形で使用することになり、メモリ
の使用効率が悪くなる。

またゆ々な画像サイズの編集処理を行う場合には、実装
したメモリ構成に依存した物理アドレスを直接扱ってい
たのでは、編集プログラムの開発。

改良に不便であり、文書画像の柔軟な管理が難しい。

本発明ではこの様な問題も解決したアドレス制御を行う
。

第１３図はこの様な問題を解決し、−次元アドレスで表
現されるメモリ空間を様々な画像サイズに対応させて常
に無駄のないものとして使用できるようにしたアドレス
発生回路の実施例である。

この構成は、第８図の基本構成に対して、画像サイズに
対応してＹアドレスに重み付を行うための、ＣＰＵＩに
よりセットされるＸＷレジスタ８３を設け、このＸＷレ
ジスタ８３とマルチプレクサ７８Ｘ、７８Ｙの出力を用
いて連続した一次元アドレスを生成するためのアドレス
変換回路８２を設けたものである。

第１４図はこのアドレス変換回路８２の具体的な構成例
である。乗算器８２１はＸＷレジスタ８３にセットされ
た［ｌＸＷとマルチプレクサ７８ｙからのＹアドレスに
より（ＸＷ）Ｘ　（Ｙ）の乗算を行う。アダー８２２は
、乗算器８２１の　　　　　□：乗算結果とマルチプレ
クサ７８ｘのＸアドレスとの加算を行い、 Ａ＝　（ＸＷ）Ｘ　（Ｙ）＋　（Ｘ） を算出して二次元アドレスを一次元アドレスに変換して
いる。このアダー８２２の出力Ａをそのままアドレスバ
ス１８または２０に出力すれば、メ１４、。

モリの論理アドレスがそのまま物理アドレスとな　　　
　　、・。

つて画像バッファメモリ５または表示メモリ６に一次元
アドレスとして与えられる。上述のＸＷの値は編集時の
画像サイズによって任意に設定されるものであるので、
上記式により任意サイズの領域の画像情報を一次元のメ
モリ空間上に連続的に記憶することができる。即ち第１
２図（Ｃ）及び（ｄ）に示すような無駄なメモリ領域を
なくすことができる。更にアダー８２２の出力Ａを変換
テーブル８２３によってアドレス変換を行うことにより
、様々なサイズの画像を柔軟に管理することができる。

このアドレス変換を利用した画像管理の具体例を次に説
明する。例えば第１５図に示すように、３種の異なるサ
イズの部品画像Ａ、Ｂ、Ｃを画像バッファメモリ５に格
納し、その物理アドレスと論理アドレス、部品番号等を
管理している。番号１の部品は、物理アドレスＯＯＯＯ
ＯＨ〜０ＩＦＦＦＨ（１６進数）までの連続した領域に
格納され、番号２の部品は物理アドレス０２００００Ｈ
〜０３７ＦＦＦＨまでの連続した領域に格納されるが、
番号２の部品は論理的には論理アドレス０００ｏＯＨ−
０１７ＦＦ″ＦＨに格納されたものとして管理されてい
る。番号３の部品についても同様である。ここで部品番
号２の画１ＩＩＢを削除して部品画１１Ｄを登録する場
合を考えてみる。部品番号２を削除すると、画像バッフ
ァメモリ５の物理アトＬ／ス０２００００Ｈ−０３７Ｆ
ＦＦ）ｌ　と０７００００Ｈ以下の領域が空き領域と゛
なる。しかし新たな部品画像りを登録するに必要な物理
アドレスが連続していないため、部品画像Ｂの削除され
たアドレス領域を利用してこれを登録することは従来は
できなかった。本発明では第１４図の変換テーブル８２
３の内容を書替えることによって、飛び飛びの領域をあ
たかも連続する領域として扱うことができる。即ちいま
の場合、変換テーブル８２３を、ＣＰＵ　１によって物
理アドレス０３８０００ｏ−０６ＦＦＦＦｏを０５００
００ｏ〜０８７ＦＦＦｏに、０７００００ｏ−０８７Ｆ
ＦＦＨを０３８０００Ｈ−０４ＦＦＦＦＨになるように
変える。これにより第１６図に示すように、部品画像り
に対して連続するアドレス領域が確保できることになり
、部品番号４の部品画像情報が新たに追加されたことに
なる。

このように変換テーブル８２３の内容を書替えることに
よって様々なサイズの部品や文古を一貫して管理し、取
り扱うことができ、自作バッファメモリ５や表示メモリ
６を有効に利用することができる。また論理アドレスと
物理アドレスの変換も柔軟にでき、複雑な部品管理、メ
モリ管理等も管理プログラムにおいては論理アドレスで
処理することができ、管理プログラムの開発効率、信頼
性の向上が図られる。

第１７図は上記のようなアドレス変換回路８２の変換テ
ーブル８２３の概略構成である。ＲＡ　Ｍ８２３１は変
換テーブル８２３の核となるメモリであり、変換データ
を格納するものである。書込みデータポート８２３２、
Ｆｊ込みアドレスポート８２３３、読み出しアドレスポ
ー１−８２３４は各々スリーステートのポートであり、
変換データの占き込み時または読み出し時のみオンとな
る。変換データを書込む場合は、ＣＰＵインタフェース
７１より書込みアドレスポート８２３ｑをイネーブルと
してＲＡＭ８２３１の書き込みアドレスをセットし、書
込みデータを書込みデータポート８２３２より書込む。

初期段階ではアダー８２２からの読み出しアドレスがそ
のままスルーした形でＲＡＭ８２３１より出力されるよ
うに変換データが書込まれる。例えばアダー８２２から
の読み出しアドレスが０ＯＯＯＨ〜０７ＦＦＨであれば
、ＲＡＭ８２３１の出力も００００Ｍ−０７ＦＦＨにな
るように変換データを書き込んでおく。次に第１６図に
示すように、様々な部品を扱う場合は、各々の部品管理
に対応して前述のようにＲＡＭ８２３１の内容を需き換
えて必要な物理アドレスを出力するようにする。例えば
アドレスＡｎ”−Ａ２ＳのうちＡ１１−Ａｌ１をそのま
まとし、Ａ１ｓ〜Ａ２Ｓを変換テーブル８２３を通して
マツピング可能とした場合、第１５図の部品番号３の物
理アドレス０３８０００Ｈを第１６図の部品番号３の物
理アドレス０５００００Ｈになるようにするためには、
変換テーブル８２３のＲＡＭ８２３１（７）７ドレス０
００７Ｈを０００Ａｏ　ｋ−１！き換えればよい。他の
データについても同様にして順次書き換えれば、第１６
図に示すような物理アドレスにマツピングされる。

本発明者等の具体的に試作例においては、Ｘアドレス、
Ｙアドレス及びＸＷを各々１３ビツトの値で実施し、前
述の式により２６ビツト（この場合画像情報は１０２６
　＝６４Ｍビット、即ち８ドツト／ｍでＡＯまでの画像
を扱える）の−次元アドレスに変換し、更にその上位１
１ビツトを変換テーブル８２３によって論理アドレスを
物理アドレスに変換している。これによって、４にバイ
ト（１バイト＝８ビツト）単位でアドレスのマツピング
が可能となり、８ドツト／′ｒｅの場合で２２．６ＩＮ
１１角の画像を単位として様々なサイズの画像を論理的
に扱えるとともに、各種サイズのメモリ領域の占有と解
放２分割２含併等を柔軟に行うことができるようになっ
た。

アドレス変換回路８２は第１４図に示したちのに限られ
ない。例えばアドレス変換回路８２全体をＲＡＭやＲＯ
Ｍなどのメモリにより構成することができる。この場合
は様々な画像サイズに合わせたアドレス変換の値をＣＰ
Ｕ１等で前述の式により演算して、その値をＲＡＭやＲ
ＯＭに書き込んでおき、マルチプレクサ７８ｘ、７８ｙ
のＸアドレス、Ｙアドレス及びＸＷレジスタ８３のセッ
ト値ＸＷを参照してアドレス変換を行い、その結果をイ
ンタフェース８０Ｘ、８０Ｙに与える。またアドレス変
換回路８２内の乗算器８２１も乗算器専用ＬＳＩでもよ
いし、加算器を組合わせて構成してもよい。

第１８図は乗算器８２１の機能を加算器を用いで実現し
た際のアドレス変換回路８２の動作７０−を示したもの
である。この場合は、Ｙアドレスが±１した時に±ｘｗ
を加算して（ＸＷ）ｘ　（Ｙ）の乗算処理を行った後、
（ＸＷ）Ｘ　（Ｙ）＋　（Ｘ）　　　　　・の加算を行
っている。更に変換テーブル８２３の書き込みは動作中
でも動作の前後でも、何時でも可能である。変換テーブ
ル８２３によって変換する単位は、当然ながら装置の性
能、仕様、目的等に応じて適宜設定される。

本発明は上述した実施例に限られるものではない。例え
ば第１９図に示すように、スキャナ・プリンタインタフ
ェース１５や圧縮伸張回路１６を画像バス■にも接続す
るように構成してもよい。

このように構成すれば、拡大縮小回路１１１図形処理回
路１２．スキャナ・プリンタインタフェース１５．圧縮
伸張回路１６が全て二系統の画像バス■及び■に接続さ
れ、おのおのが両縁バッファメモリ５９表示メモリ６に
対して空いているバスを使用してアクセスすることが可
能となり、システム全体の柔軟性、高速性が更に増す。

また二つの二次元アドレス発生回路７．８は、一体化し
て一つのモジュールで構成し、その内部で二系統のメモ
リ（画像バッファメモリと表示メモリ、または一つのメ
モリ内の転送元と転送先）アクセス制御を行うようにし
てもよい。この場合一つの二次元７１〜レス光生回路に
おいて時分割で画像バッファメモリ５１表示メモリ６に
対するアドレスを出力するように構成すればよい。また
メモリ間の画像転送時では転送元と転送先のアドレ　　
　　；−）スを同様にして時分割で各々のメモリに出力
すれ　　　　１．７”゛。

ばよい。この時分割の方法としては、アドレス変換回路
８２からの出力段とラッチを二系統設け、各々の出力時
間にラッチされたアドレスを出力イネーブルしてアドレ
スバスに出力すればよい。これにより装置が更に小型に
なり低価格になる。逆　　　　“に、二次元アドレス発
生回路を３個以上のモジュールで構成して、高速性、柔
軟性を増すようにし　　　　、、：、ｊでもよい。　　
　　　　　　　　　　　　　　　　　　　　・−。

また画像バッファメモリ５や表示メモリ６が　　　　　
。

ｌＣメモリではなく、磁気ディスクや光ディスク　　　
　”などのディスクメモリである場合には、二次元アド
レス発生回路７．８から発生されるアドレスはトラック
番号やセクタ番号、ディスク番号等の情報により構成さ
れることになる。この場合にも上記した実施例と同様に
メモリアクセス制御を行うことができる。磁気バブルメ
モリやホログラムメモリなど更に伯のメモリを用いた場
合も同様である。

また二次元アドレス発生回路７．８の一つと画像バス切
換制御回路１０を組合わせて動作させることにより、直
線、斜線、矩形領域の塗り潰し等の簡易なグラフィック
処理を高速に且つ容易に行うことができる。例えば画像
バス切換制御回路１０に“ＦＯ”（１６進数）というデ
ータを設定しておき、画像バス切換制御回路１０が°“
ＦＯ”のデータとデータライト制御信号をそれぞれデー
タバス２２及びコントロールバス１９に出力し、二次元
アドレス発生回路８がアドレスバス２０にアドレスを順
次出力していくと、表示メモリ６には線幅４ビツトの直
線を描画することができる。

画像バス切換制御回路１０に°’　８０　”のデータを
セットした場合には、線幅１ビツトの直線を描くことが
できる。更に°’ＦＦ’のデータをセットした場合には
、指定した領域を白或いは黒で塗り潰すことができる。

【図面の簡単な説明】

第１図は本発明にかかる文書画像処理装置の一実施例の
全体構成を示す図、第２図はその拡大縮小回路部の構成
を示す図、第３図はその拡大縮小回路での画像３歩取り
込み部の構成例を示す図、第４図は同じく画像情報送出
部の構成例を示す図、第５図は第１図の構成でのバス構
成例を示す図、第６図は制卸信号のタイミングチャート
を示す図、第７図は複数手段での他からの制御信号に対
する応答信号送出部の構成例を示す図、第８図は二次元
アドレス発生回路の基本構成例を示す因、第９図は画像
転送の動作を説明するための図、第１０図はアドレス発
生回路でのアドレス生成のフローを示す図、第１１図（
ａ）〜（Ｑ）は画像編集のための各種アクセス制御例を
示す図、第１２図（ａ）〜（ｄ）は通常の一次元アドレ
ス発生の動作を説明するための図、第１３図は本発明の
実施例での具体的な二次元アドレス発生回路の構成例を
示す図、第１４図はそのアドレス変換回路部の構成例を
示す図、第１５図及び第１６図は具体的な登録画像管理
の態様を説明するための図、第１７図は第１４図の変換
テーブルの構成例を示す図、第１８図は上記アドレス変
換回路での一次元アドレス生成のフローを示す図、第１
９図は他の実施例の文書画像処理装置の構成を示す図で
ある。 １・・・ＣＰＵ、２・・・ＣＰＵメモリ、３・・・イン
タフェース、４・・・ＣＰＵバス、５・・・画像バッフ
ァメモリ、６・・・表示メモリ、７，８・・・二次元ア
ドレス発生回路、１０・・・縦横変換回路、１１・・・
拡大縮小回路（情報転送媒介手段含む）、１２・・・図
形処理回路、１３・・・スキャナ、１４・・・プリンタ
、１５・・・スキャナ・プリンタインタフェース、１６
・・・圧縮伸張回路、１７・・・画像バス切換制御回路
、１８゜２０・・・アドレスバス、２２．２３，２４．
２６・・・データバス、１９，２１，２５．２７・・・
コン］へロールバス、３４・・・能動入力動作機構、３
５・・・受動入力動作機構、３７・・・能動出力動作Ｒ
構、３８・・・受動出力動作機構、８２・・・アドレス
変換回路、８２３・・・変換テーブル。 出願人代理人　弁理士　鈴江武彦 第２図 第３図 第４図 第７図 第９図 第１１図 転送元　　　　　　　　　　転送九 詐慕元　　　　　　　　　　Ｍ九 （ａ） （Ｃ） ）ｐｈａｓｅ。

Claims (3)

【特許請求の範囲】
1. （１）文書画像情報を一時格納する画像バッファメモリ
   、表示すべき文書画像情報を一時格納する表示メモリ、
   文書画像情報の入出力手段、文書画像情報の転送に供さ
   れる画像バス、およびこれらを管理し制御する制御装置
   を有する文書画像処理装置において、前記画像バスとし
   て独立に動作可能な二系統の画像バスを設け、且つ前記
   画像バッファメモリ及び表示メモリと前記二系統の画像
   バスとの接続を制御する画像バス切換制御回路と、前記
   画像バスに選択的に接続され、自らの出す制御信号によ
   り文書画像情報を取込む能動入力動作機構、他からの制
   御信号により文書画像情報を取込む受動入力動作機構、
   自らの出す制御信号により文書画像情報を送出する能動
   出力動作機構、及び他からの制御信号により文書画像情
   報を送出する受動出力動作機構を有する情報転送媒介手
   段とを備えたことを特徴とする文書画像処理装置。
2. （２）前記情報転送媒介手段は、文書画像情報の拡大縮
   小処理機構と一体化されている特許請求の範囲第１項記
   載の文書画像処理装置。
3. （３）前記画像バッファメモリ、表示メモリその他の手
   段が他からの制御信号に対してそれぞれ出力する応答信
   号は、論理積がとられて前記画像バスに送出される特許
   請求の範囲第１項記載の文書画像処理装置。