JPS6236841A

JPS6236841A - 半導体装置

Info

Publication number: JPS6236841A
Application number: JP60176426A
Authority: JP
Inventors: Shinpei Tsuchiya; 土屋　真平
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-08-10
Filing date: 1985-08-10
Publication date: 1987-02-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕信号伝達速度が速く、接続・配線の自由度が向上してい
るウェーハ集積回路である。

半導体チップの性質にもとづいてこれを複数のグループ
に分割しておき、主母線はその分割された領域内のみに
連続しているようになし、その主母線には外部から信号
を入力しうるようにし、また、この主母線相互にも簡易
に接続しうるようにしたものである。さらに、補助母線
を半導体チップを囲んで設けておき、あるいは、隣接す
る半導体チップに到達するように延ばしておき、接続・
配線の自由度を向上したものである。

〔産業上の利用分野〕

本発明は半導体装置に関する。特に、ウェーハ集積回路
に関する。

〔従来の技術〕

ウェーハ集積回路とは、半導体ウェーハ上に複数の主母
線の組が例えば格子上に形成されており、この複数の主
母線の組のそれぞれと接続される半導体チップが、母線
上にこれに重ねて形成されている半導体装置をいう、こ
のウェーハ集積回路においては、従来、プリント基板上
に、多数のＬＳＩを実装して実現していた大規模なシス
テムを単一のウェーハ上に実現することができ、さらに
具体的には、下記の利点を有する。

（イ）配線長が短縮され、パッケージによる浮遊容量が
減少するので、集ｆ＆回路の動作速度が向上する。

（ロ）システムを構成するために従来不可避であった多
段階の実装技術が不必要となる。

換言すれば、ウェーハ集積回路においては、ウェーハプ
ロセスのみをもって上記の実装技術に相応する工程が実
行される。そのため、製造歩留りが向−卜する。

（ハ）ウェーハに形成された母線等の回路と半導体チッ
プとの相互配線をワイヤポンディング等半導体装置技術
を使用して容易に実行しうるので、配線が容易となり、
システムのカストマイズが容易になる。

ところが、ウェーハ集積回路においては、不良な半導体
チップの分布等不良回路ブロックマツプがウェーハ毎に
異なるので、この不良回路ブロックマツプに対応して、
ウエーノ＼毎に配線マスクを設計製作するか、または、
ウエーノ＼毎に配線接続マツプを自動的に決定するＣＡ
Ｄを作成する必要がある。

ウェーハ毎に配線マスクを設計製作することが工業的に
非現実的であることは明らかであり、ウェーハ毎に配線
接続マツプを自動的に決定するＣＡＤはその作成が容易
ではないので、従来技術においては、下記のような手法
が開発されている。すなわち、第９図に示すように、主
母線３の組３１を複数組例えば格子状に半導体ウェーハ
ｌの上に形成しておき、他の半導体ウェーノ＼（図示せ
ず）上に形成された良品の半導体チップ２をウェーハ１
上に例えば主母線３の組３１の交点上に貼付し、ワイヤ
ポンディングまたはバンプを使用して、半導体チップ２
と主母線３とを接続するものである。なお、主母線３の
組３１が図示するように交叉して２層形成されていると
きは、それらの交叉点に通常の回路電圧よりいくらか高
い電圧が印加されたとき絶縁破壊して導通化される絶縁
部３３が設けられており、この絶縁部３３を導通化する
ことにより所望の主母線３間の接続が可能なようにされ
ている。

なお、上記せる従来技術に係るウェーハ集積回路におけ
る半導体チップ２と主母線３の組３１との接続法につき
、図を参照してや覧詳細に説明する。

第１０図参照主母線３の組３１に重ねて、これらとは絶縁して、半導
体チップ２を囲んで、補助母線４を形成する。この補助
母線４と生母１３の組３１を構成する各主母線３との間
には、通常の回路電圧よりいくらか高い電圧が印加され
たとき絶縁破壊して導通化される絶縁部３３が形成され
、所望の主母線３と所望の補助母線４との接続が可能な
ようにされている。また、補助母線４にはワイヤポンデ
ィング用パッド４１が設けられており、半導体チップ２
と接続するために使用される。

この方式によれば、高度なＣＡＤを必要とすることなく
、お−むねモノリシックウェーハ集積回路に匹敵するハ
イブリッド型ウェーハ集積回路を実現することができる
。

〔発明が解決しようとする問題点〕

しかし、」−記の方式のウェーハ集積回路においては、
下記の欠点を免れない。

（イ）主母線３は、図示されるように、半導体ウェーハ
１の一方の周辺から他方の周辺に至る直線状に形成され
るが、その一部領域のみが使用されることが一般であり
、その全長が使用Ｓれることはむしろ積である。

そのため、不使用の主母線３の抵抗と寄生容量とよりな
るＣＲ回路が余分な負荷として機能し、信号の伝達速度
を損なう。

（ロ）主母線３を途中で切断することが出来ないから接
続の自由度が制約される。そのため、主母線３の本数が
増大し、集積度を低下する。

本発明の目的は、これらの欠点を解消することにあり、（イ）主母線に余分な負荷が存在せず信号の伝達速度が
高く、（ロ）接続の自由度が向上し、主母線の本数が減少し、
集積度の向上したウェーハ集積回路を提供することにあ
る。

〔問題点を解決するための手段〕

上記の目的を達成するため、本発明が採った手段は、半
導体ウェーハ１」二に複数の主母線３の組３１を形成し
、この複数の主母線３と接続される複数の半導体チップ
２を載置して製造するウェーハ集積回路において、前記
の複数の半導体チップ２は複数のグループ毎に区割し、
前記の複数の主母線３の組３１は、区割された複数のグ
ループに対応して区割し、この区割された複数の主母線
３のそれぞれには外部接続用バッド３２を設け、この区
割された複数の主母線３のそれぞれの相互に対接する末
端間には、通常の回路電圧よりいくらか高い電圧が印加
されたとき絶縁破壊して導通化される絶縁部３３を設け
ることにある。

さらに、半導体チップ２の周囲には、複数の補助母線４
を設け、これら複数の補助母線４の末端が絶縁層を介し
て上下に重なるような長さとし、この補助母線４の互い
に重なっている末端相互間と、この補助母線４と前記主
母線３の間とに、通常の回路電圧よりいくらか高い電圧
が印加されたとき絶縁破壊して導通化される絶縁部３３
を設けると、接続自由化が向上する。また、この補助母
線４を隣接する半導体チップ２の近傍まで伸延しておく
と、さらに有利である。

〔作用〕

本発明は、ウェーハ集積回路に使用される主母線の不使
用領域が余分な負荷となることを防止するため、ウェー
ハ集積回路に載せられる半導体チップを同一種類の半導
体チップ等同一母線と接続される性質を有する組毎に分
類しておき、母線は、この分類毎に連続した母線として
おき、その母線には外部接続用パッドを設けるとともに
、互いに隣接する母線間は、通常よりいくらか高い電圧
が印加することにより絶縁が破壊されて導通状態に転換
される型式の絶縁部をもって絶縁しておき、所望により
ここに電圧を印加してこの絶縁部を導通状態にもたらし
、長い母線となしうるようにしたものである。これによ
って、接続の自由度が大幅に向上する。

〔実施例〕　　　　　・以下、図面を参照しつ覧、本発明の一実施例に係る半導
体装置についてさらに説明する。

１１立１１１第２図参照半導体ウェーハ１の面を、そこに乗せられる半導体チッ
プ２の性質にもとづいて、１１．１２、・・・等の領域
に分割する。

第３図参照半導体ウェーハｌの領域１１．１２．・・・内では連続
している生母！ｉ１３の組３１を形成する。本例におい
ては、主母線３の組３１は、絶縁物層（図示せず）を介
して重ねられて交叉し主母線３の末端（各分割の境界線
上の領域）では、相互に隣接する領域に属する主母線３
が絶縁物層（図示せず）を介して上下に重ねられて設け
られる（図においては、これを並べて表わしである）。

第４図参照主母線３が第３図に図示するように交叉しているときは
、その交点に通常の回路電圧よりいくらか高い電圧が印
加されたとき絶縁破壊して導通化される絶縁部３３が設
けられる。

この通常の回路電圧よりいくらか高い電圧が印加された
とき絶縁破壊して導通化される絶縁部３３は、下層の母
線３上に２００〜３００人の厚さに二酸化シリコン層３
４ヲ形ｔし、アモルファスシリコン層３５を　３，００
０人の厚さに形成し、これを交叉点上のみに柱状に残し
、その上に二酸化シリコン層３Ｂを２００〜３００人の
厚さに形成し、上層の母線３を形成することによって製
造しうる。

第５図参照半導体ウェーハｌの各領域１１．１２、・・・内に連続
して設けられている主母線３には、外部接続用パッド３
２が設けられるとともに、その末端には、隣接する主母
線３との間に、通常の回路電圧よりいくらか高い電圧が
印加されたとき絶縁破壊して導通化される絶縁部３３が
設けられる。

第６図参照半導体チップ２の周囲に、絶縁物層を介して、補助母線
４を形成する。補助母線４には、パッド４１が設けられ
る。このパッド４１を使用して半導体チップ２と補助母
線４との接続がなされる。また、補助母線４と主母線３
との間にも、通常の回路電圧よりいくらか高い電圧が印
加されたとき絶縁破壊して導通化される絶縁部３３が設
けられる。

この通常の回路電圧よりいくらか高い電圧が印加された
とき絶縁破壊して導通化される絶縁部３３を使用して補
助母線４と主母線３との接続がなされる。

第１図参照以上の工程によって、図示するウェーハ集積回路が完成
する０図示するように、半導体ウェーハ１は、複数のグ
ループに分割されており、各領域１１．１２、・・・内
に主母線３の組３１が設けられており、この主母線３に
は、外部接続用パッド３２が設けられており、この主母
線３の組３１は、各領域の境界において、通常の回路電
圧よりいくらか高い電圧が印加されたとき絶縁破壊して
導通化される絶縁部３３をもって接続可能とされており
各半導体チップ２の周囲には、補助母線４が設けられ、
補助母線４には半導体チップ２との接続用パッド４１が
設けられるとともに主母線３との接続用の通常の回路電
圧よりいくらか高い電圧が印加されたとき絶縁破壊して
導通化される絶縁部３３が設けられている。

以上の工程をもって製造されるウェーハ集積回路は、主
母線が分割されているので、余分な負荷は存在せず、信
号の伝達速度が速く、接続の自由度も大きく、主母線も
少なく集積度が向上している。

策」二へヌｊ１旬第７図参照図は、補助母線４と半導体チップ２との配置を示す、こ
の補助母線４はそれらの末端が絶縁層を介して上下に重
ねられており、その交叉点には通常の回路電圧よりいく
らか高い電圧が印加されたとき絶縁破壊して導通化され
る絶縁部３３が設けられており、相互に接続が可能であ
る。

この実施例においては、接続の自由度が更に向上してい
る。

第３１７）ヌｊ１獅第８図参照図は、補助母線４と半導体チップ２との配置を示す。こ
の補助母線４は隣接する半導体チップ２の近傍まで延び
ている。

この実施例においては、隣接する半導体チップの同電位
部の接続が容易となる。

〔発明の効果〕

以上説明せるとおり、本発明に係るウェーハ集積回路に
おいては、半導体ウェーハ上に複数の主母線の組が形成
され、この複数の主母線と接続される複数の半導体チッ
プが載置されてなるウェーハ集積回路において、前記の
複数の半導体チップは複数のグループに区割され、前記
の複数の主母線は区割された複数のグループに対応して
区割され、この区割された複数の主母線のそれぞれには
、外部接続用パッドが設けられ、この区割された複数の
主母線のそれぞれの相互に対接する末端間には、通常の
回路電圧よりいくらか高い電圧が印加されたとき絶縁破
壊して導通化される絶縁部が設けられており、さらに、
半導体チップの周囲には、複数の補助母線が設けられ、
それらの末端が絶縁層を介して上下に重なるように形成
され、この補助母線の互いに重なっている末端の間と、
この補助母線と前記主母線の間とに、通常の回路電圧よ
りいくらか高い電圧が印加されたとき絶縁破壊して導通
化される絶縁部が設けられているので、（イ）主母線に余分な負荷が存在せず信号の伝達速度が
高く。

（ロ）接続の自由度が向上し、主母線の本数が減少し、
集積度の向上したウェーハ集積回路を提供することがで
きる。

【図面の簡単な説明】

第１図は、本発明の一実施例に係るウェーノ＼集積回路
の平面図である。第２〜６図は、本発明の一実施例に係るウェーハ集積回
路の工程図である。第７図は、本発明の第２の実施例に係るウェーハ集積回
路の平面図である。第８図は、本発明の第３の実施例に係るウェーハ集積回
路の平面図である。第９図は、従来技術に係るウェーハ集積回路の平面図で
ある。第１０図は、従来技術に係るウェーハ集積回路の補助母
線の平面図である。１・・拳半導体ウェーハ、　１１．１２、・・・・・・
半導体ウェーハの分割された領域、　２・・・半導体チ
ップ、　３・・・主母線、　３１・拳・主母線の組、　
３２・・会外部接続用パッド、　３３・・・通常の回路
電圧よりいくらか高い電圧が印加されたとき絶縁破壊し
て導通化される絶縁部、３４・・・二酸化シリコン層、
　３５・・・アモルファスシリコン層、３８ｅ・・二酸
化シリコン層、４　ｅ　拳−補助母線、　４１−−Φパ
ッド。第２図第３図、宅（を好第４図１５図第７１″ｊ第９図７く二ｍ。半３矢淀鈍・）第８０従１υ打　−゛第１０図

Claims

【特許請求の範囲】［１］半導体ウェーハ（１）上に複数の主母線（３）の
組（３１）が形成され、該複数の主母線（３）に接続さ
れる複数の半導体チップ（２）が載置されてなるウェー
ハ集積回路において、前記複数の半導体チップ（２）は
複数のグループ毎に区割され、前記複数の主母線（３）の組（３１）は、該区割された
複数のグループに対応して区割され、該区割された複数
の主母線（３）のそれぞれには、外部接続用パッド（３
２）が設けられ、該区割された複数の主母線（３）のう
ち相互に対接する主母線（３）の末端間には、通常の回
路電圧より高い電圧が印加されたとき絶縁破壊して導通
化される絶縁部（３３）が設けられてなることを特徴と
する半導体装置。［２］前記半導体チップ（２）の周囲には、複数の補助
母線（４）が、それらの末端が絶縁層を介して上下に重
なるように形成され、該補助母線（４）の互いに重なっ
ている上下の末端相互間と、該補助母線（４）と前記主
母線（３）の間とには、通常の回路電圧よりいくらか高
い電圧が印加されたとき絶縁破壊して導通化される絶縁
部（３３）が設けられてなることを特徴とする特許請求
の範囲第１項記載の半導体装置。［３］前記半導体チップ（２）の周囲に設けられる前記
補助母線（４）は、隣接する半導体チップ（２）の近傍
まで延在していることを特徴とする特許請求の範囲第２
項記載の半導体装置。