JPS6237542B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は半導体装置の製造方法に関し、特に電
界効果半導体装置の製造方法に関するものであ
る。一般に電界効果半導体装置は、Ｎチヤンネル
型、Ｐチヤンネル型、及び前者両者を組み合せて
成る相補型の三種類となる。Ｎチヤンネル型電界
効果半導体装置はＰ型半導体基板を用いソース及
びドレインはＮ型拡散層によつて形成される。ま
た、チヤンネルストツパーは半導体基板と同一の
型の拡散層、即ちＮチヤンネル電界効果半導体装
置ではＰ型拡散層によつて形成される。 以下、従来からのＮチヤンネル型電界効果半導
体装置の製造方法を図面を参照して詳細に説明す
る。第１図を参照すると、まずＰ型半導体基板１
に加熱酸化、又は気相成長によつて基板の表面、
裏面に絶縁層２を形成し(a)、続いて、絶縁層２に
選択的に第１の開孔を行い、チヤンネルストツパ
ーとなりうるＰ型不純物を半導体基板１内に拡散
させ、Ｐ型拡散層３を形成する。この表面の開孔
形成のエツチングの際、裏面の絶縁層２は全面除
去される。続いて加熱酸化又は気相成長にて絶縁
層２′を基板の表面・裏面に形成する(b)。次に絶
縁層２′に選択的に、第２の開孔を行う。このと
き裏面の絶縁層２′は全面除去される(c)。次にＮ
チヤンネル型電界効果トランジスタのソース及び
ドレインとなりうるＮ型不純物を第２開孔内に拡
散される。このとき裏面にもＮ型拡散層４を形成
される。先のチヤンネルストツパー形成時に裏面
に形成されてあつたＰ型領域はそれより高不純物
濃度のＮ型拡散層により補償され、この部分は全
体にＮ型となる。その後加熱酸化又は気相成長に
て絶縁層２″を基板の表面・裏面に形成する(d)。
次に基板表面の絶縁層２″に選択的にＮチヤンネ
ル型電界効果トランジスタのゲート領域となりう
る第３の開孔５を行う。このとき図に示すように
基板裏面の絶縁層２″は全面除去される(e)。続い
て、加熱酸化または気相成長にてゲート絶縁膜と
なりうる絶縁層６を形成せしめる。このとき図に
示すように同様の膜が基板裏面に形成される(f)。
続いて選択的にＮ型拡散層４上の絶縁層２″に第
４の開孔を行い、続いて、ゲート電極及び配線と
なりうる元素７を真空蒸着法等によつて付着さ
せ、パターン付けを行い(g)、Ｎチヤンネル型電界
効果半導体装置を完成する。 しかしながら上記従来方法によつて製造された
Ｎチヤンネル型電界効果半導体装置に内蔵された
Ｎチヤンネル電界効果トランジスタのゲート絶縁
膜を形成する加熱処理時に、半導体基板裏面に存
在するＮ型拡散層から外方拡散されたＮ型不純物
元素による汚染により、Ｎチヤンネル電界効果ト
ランジスタにおけるスレツシユホルド電圧の値が
低く及び、スレツシユホルド電圧のバラツキが大
きい欠点があつた。この従来方法においてはＮチ
ヤンネル電界効果半導体装置を収率よく得ること
はできない欠点がある。 本発明の目的は、Ｎチヤンネル型の電界効果ト
ランジスタのスレツシユホルド電圧の値を比較的
高く及びスレツシユホルド電圧のバラツキを小さ
くすることが出来る電界効果半導体装置の製造方
法を提供することである。 本発明の特徴は、Ｐ型の半導体基板の裏面にＮ
型のソースおよびドレイン領域を形成すると同時
に該半導体基板の裏面にＮ型拡散層を形成する工
程と、前記半導体基板の表面および裏面に絶縁層
を形成する工程と、前記半導体基板表面の前記ソ
ースおよびドレイン領域間上の前記絶縁層の部分
を除去してその個所の基板表面を露出し、かつ前
記裏面の絶縁層を全面除去し、前記裏面のＮ型拡
散層を露出せしめる工程と、次に露出せる前記Ｎ
型拡散層を除去する工程と、しかる後に前記半導
体基板のソースおよびドレイン領域間の基板表面
個所にゲート絶縁膜を形成する工程とを有する半
導体装置の製造方法にある。 以下図面を参照して本発明を詳細に説明する。 第１図は従来からのＮチヤンネル型電界効果半
導体装置の製造方法を説明したが、本発明の説明
も第１図を使用し、従来からの電界効果半導体装
置の製造方法と異る部分のみを第２図に示した。
第１図ａ乃至同図ｄまでは従来の製造方法と変る
ところがないため説明を省略する。第１図ｅに示
されるＮチヤンネル型電界効果半導体装置の従来
からの製造方法による、Ｎ型拡散層４の表面濃度
に比較して低い表面濃度を有する半導体基板領域
５の開孔後をみると、半導体基板裏面にＮ型拡散
層４が存在していることに対して本発明において
は第２図に示す如く実施例としてＮチヤンネル型
電界効果半導体装置におけるＮチヤンネル型電界
効果トランジスタのゲート絶縁膜形成の為の加熱
処理時に半導体基板裏面に存在するＮ型拡散層を
除去した方法である。その後の加熱処理時にＮ型
拡散層４に比較して低い表面濃度を有する半導体
基板領域５に加熱処理を施してゲート絶縁膜を形
成させても、半導体基板裏面に存在するＮ型拡散
層４からのＮ型不純物元素の外方拡散がＮ型拡散
層４が除去している為に防止できる。またＮ型不
純物元素による汚染が発生しない為第１図ｇに示
される如くＮ型拡散層４上の絶縁層２″に開孔を
行い、ゲート電極及び配線となりうる元素７を真
空蒸着等によつて付着させ、パターン付け行つて
完成される。かかる本発明によるＮチヤンネル型
電回効果半導体装置に内蔵されたＮチヤンネル型
電界効果トランジスタのスレツシユホルド電圧の
値は従来からの製造方法によつて製造されたＮチ
ヤンネル電界効果トランジスタのスレツシユホル
ド電圧に比較して高く、また本発明によるスレツ
シユホルド電圧のバラツキは従来の方法に比較し
て非常に小さいことが判明した。 表１には、従来からの製造方法によつて製造さ
れたＮ型電界効果半導体装置に内蔵されたＮ型電
界効果トランジスタのスレツシユホルド電圧の値
及びスレツシユホルド電圧のバラツキと本発明に
おける製造方法によつて製造された、Ｎ型電界効
果半導体装置に内蔵されたＮ型電界効果トランジ
スタのスレツシユホルド電圧の値及びスレツシユ
ホルド電圧のバラツキとを対比させて示した。 なお表１に示したスレツシユホルド電圧の値と
バキツキの値は各水準20枚のウエハースを各５点
夫々測定した結果であり、Ｐ型半導体基板として
は４×10¹⁵cm^-3の不純物濃度を有するボロンドー
プのものを用い、ゲード絶縁膜厚1000Å、基板印
加電圧−5VのＮチヤンネル電界効果トランジス
タの結果である。また、スレツシユホルド電圧の
値は夫々、100点の平均値にて示し、スレツシユ
ホルド電圧のバラツキの値としては夫々100点の
標準偏差を用いて表わした。

【表】 表１に示した本発明の方法とは第２図に示され
た如くＮチヤンネル型電界効果半導体装置におけ
るＮチヤンネル型電界効果トランジスタのゲート
絶縁膜形成の為の加熱処理時に、半導体基板裏面
に存在するＮ型拡散層を除去した方法である。表
１を参照するとＮチヤンネル電界効果半導体装置
に内蔵されたＮチヤンネルトランジスタのスレツ
シユホルド電圧の平均値においては従来方法のス
レツシユホルド電圧（Vt）＜本発明のVtとなり、
標準偏差においても従来方法のVt＞本発明のVt
となつた。スレツシユホルド電圧の平均値につい
て考えるとＮ型拡散層から外方拡散するＮ型不純
物元素の影響はＮチヤンネル型電界効果トランジ
スタの値を小さくする方向に作用する為、本発明
がスレツホルド電圧に悪影響を与えるＮ型拡散層
から外方拡散によるＮ型不純物元素の影響をなく
していることが判る。一方、本発明ではスレツシ
ユホルド電圧の標準偏差の値から考えるとＮ型拡
散層から外方拡散するＮ型不純物元素の影響は、
スレツシユホルド電圧の標準偏差の値を大きくす
る方向に作用する為、本発明がスレツシユホルド
電圧に悪影響を与えるＮ型拡散層から外方拡散に
よるＮ型不純物元素の影響をなくしていることが
判る。

【図面の簡単な説明】

第１図は従来の製造方法を工程順に示す断面図
であり、第２図は本発明の実施例を示す断面図で
ある。 尚、図において、１はＰ型半導体基板、２，
２′，２″は絶縁層、３はＰ型拡散層、４はＮ型ソ
ース、ドレイン領域およびＮ型拡散層、５はゲー
ト形成領域、６はゲート絶縁膜、７はゲート電極
及び配線、８は絶縁層。

Claims (1)

【特許請求の範囲】
1. １ Ｐ型の半導体基板の表面にＮ型のソースおよ
   びドレイン領域を形成すると同時に該半導体基板
   の裏面にＮ型拡散層を形成する工程と、前記半導
   体基板の表面および裏面に絶縁層を形成する工程
   と、前記半導体基板表面の前記ソースおよびドレ
   イン領域間上の前記絶縁層の部分を除去してその
   個所の基板表面を露出し、かつ前記裏面の絶縁層
   を全面除去し前記裏面のＮ型拡散層を露出せしめ
   る工程と、次に露出せる前記Ｎ型拡散層を除去す
   る工程と、しかる後に前記半導体基板のソースお
   よびドレイン領域間の基板表面個所にゲート絶縁
   膜を形成する工程とを有することを特徴とする半
   導体装置の製造方法。