JPS6238048A - Ｐｃｍ信号多重化方式 - Google Patents
Ｐｃｍ信号多重化方式Info
- Publication number
- JPS6238048A JPS6238048A JP17720885A JP17720885A JPS6238048A JP S6238048 A JPS6238048 A JP S6238048A JP 17720885 A JP17720885 A JP 17720885A JP 17720885 A JP17720885 A JP 17720885A JP S6238048 A JPS6238048 A JP S6238048A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- pcm
- output
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
ＰＣＭ信号を多重化するとき、使用するフレーム同期信
号を制御チャネルに載せて送信し、受信側では該制御チ
ャネルを検出した信号により多重分離した出力の並び換
えを制御するようにしたＰＣＭ信号多重通信方式である
。
号を制御チャネルに載せて送信し、受信側では該制御チ
ャネルを検出した信号により多重分離した出力の並び換
えを制御するようにしたＰＣＭ信号多重通信方式である
。
［産業上の利用分野］
本発明はＰＣＭ信号を多重化して送信し、受付側では受
付信号を多重分離しフレーム同期信号を使用して多重化
した原信号の順序の並び換えを行うＰＣＭ信号多重送信
方式に関する。
付信号を多重分離しフレーム同期信号を使用して多重化
した原信号の順序の並び換えを行うＰＣＭ信号多重送信
方式に関する。
［従来の技術〕
第２図は従来のＰＣＭ信号多重通信方式を概略時に示す
図である。第２図においてｌは送信側装置、２は信号伝
送路、３は受付側装置、１１は複数の入力ＰＣＭ信号線
を一括し、１２はフレーム同期信号発生器、１３はマル
チプレクサ、１４はフレーム同期信号の入力信号 、３
１はデマルチプレクサ、３２はカウンタ、３３はフレー
ム同期信号検出装置など、３４は出力ＰＣＭ信号線を示
す。
図である。第２図においてｌは送信側装置、２は信号伝
送路、３は受付側装置、１１は複数の入力ＰＣＭ信号線
を一括し、１２はフレーム同期信号発生器、１３はマル
チプレクサ、１４はフレーム同期信号の入力信号 、３
１はデマルチプレクサ、３２はカウンタ、３３はフレー
ム同期信号検出装置など、３４は出力ＰＣＭ信号線を示
す。
送信側装置１においてフレーム同期信号発生装置１２が
発生したフレーム同期信号を入力ＰＣＭ信回線の信号と
共にマルチプレクサ１３において時分割多重化し、例え
ば光伝送路で形成する信号伝送路２により送信する。受
信側装置３のデマルチプレクサ３１において分離した成
るチャネルに・ついてフレーム同期信号を検出できるか
どうか判定する。そして入力信号ビットをずらせフレー
ム同期信号を取出したチャネル内に正しく位置させる。
発生したフレーム同期信号を入力ＰＣＭ信回線の信号と
共にマルチプレクサ１３において時分割多重化し、例え
ば光伝送路で形成する信号伝送路２により送信する。受
信側装置３のデマルチプレクサ３１において分離した成
るチャネルに・ついてフレーム同期信号を検出できるか
どうか判定する。そして入力信号ビットをずらせフレー
ム同期信号を取出したチャネル内に正しく位置させる。
そのようにビットを動かすため、カウント動作３２の動
作を制御する。フレーム同期信号を何回か確認したとき
フレーム同期が確立しているとして、チャネルの受付デ
ータを取出せば良い。
作を制御する。フレーム同期信号を何回か確認したとき
フレーム同期が確立しているとして、チャネルの受付デ
ータを取出せば良い。
［発明が解決しようとする問題点］
ＰＣＭ信号の伝送速度があまり早く多くないときはカウ
ンタ・フレーム信号分離回路などはＬＳＩの既製品を使
用することで間に合ったが、伝送速度がＬＭビット／秒
のように高速となっているときは、ゲート回路、フリッ
プフロップの集積回路の個々の品物を寄せ集めることと
なった。そのときカウンタとしてＩＭビット／秒に対応
するようにパルスを１ｎＳ単位で位置制御を行う必要が
あるから、大規模集積回路では特性の良い物が得られな
い。また同期過程がフィードバンク・ループで構成され
ているため、系を構成する論理素子の遅延時間が問題と
なり、動作速度が十分早くできない欠点が生じている。
ンタ・フレーム信号分離回路などはＬＳＩの既製品を使
用することで間に合ったが、伝送速度がＬＭビット／秒
のように高速となっているときは、ゲート回路、フリッ
プフロップの集積回路の個々の品物を寄せ集めることと
なった。そのときカウンタとしてＩＭビット／秒に対応
するようにパルスを１ｎＳ単位で位置制御を行う必要が
あるから、大規模集積回路では特性の良い物が得られな
い。また同期過程がフィードバンク・ループで構成され
ているため、系を構成する論理素子の遅延時間が問題と
なり、動作速度が十分早くできない欠点が生じている。
また回路規模も大きくなったＯ
本発明の目的はしたがって高速信号部と低速信号部とを
分離させた動作を可能とし、各信号部に通したＩＣによ
る回路構成のＰＣＭ信号多重通信方式を提供することに
ある。
分離させた動作を可能とし、各信号部に通したＩＣによ
る回路構成のＰＣＭ信号多重通信方式を提供することに
ある。
［問題点を解決するための手段］
第１図は本発明の構成を示す図であって、１は送信側即
ちＰＣＭ信号多重化回路、２は伝送路、３は受信側即ち
ＰＣＭ信号多重化分離回路、１１はチャネルｃ ｒｉ
ｉ乃至ＣＨｎと制御信号入力との入力ＰＣＭ信号線を一
括して示し、１２はフレーム同期信号発生器及び制御信
号発生器、１３はマルチプレクサＭＰＸ、１４はフレー
ム同期信号等の入力信号線、１５はカウンタ、１６は高
速クロックｆｎ出力、１７は低速クロックｆＬの取出端
子、３１は時分割多重分離装置ＤＭＰＸ （デマルチプ
レクサ）、３２はカウンタ、３３は制御信号チャネル検
出装置、３４は出力ＰＣＭ信号線、３５はチャネル順序
切換装置、３６はクロック抽出回路を示す。チャネル順
序切換装置３５への入力側は（ｎ＋１）チャネルに信号
が分離され、その信号線が送信（１す１の信号順序と対
応しているとは限らないから、出力ＰＣＭ信号線３４の
うち最も上方に画いた線がチャネルＣＨＩとなるように
デマルチプレクサ３１の出力信号線の並び換えを制御す
る。
ちＰＣＭ信号多重化回路、２は伝送路、３は受信側即ち
ＰＣＭ信号多重化分離回路、１１はチャネルｃ ｒｉ
ｉ乃至ＣＨｎと制御信号入力との入力ＰＣＭ信号線を一
括して示し、１２はフレーム同期信号発生器及び制御信
号発生器、１３はマルチプレクサＭＰＸ、１４はフレー
ム同期信号等の入力信号線、１５はカウンタ、１６は高
速クロックｆｎ出力、１７は低速クロックｆＬの取出端
子、３１は時分割多重分離装置ＤＭＰＸ （デマルチプ
レクサ）、３２はカウンタ、３３は制御信号チャネル検
出装置、３４は出力ＰＣＭ信号線、３５はチャネル順序
切換装置、３６はクロック抽出回路を示す。チャネル順
序切換装置３５への入力側は（ｎ＋１）チャネルに信号
が分離され、その信号線が送信（１す１の信号順序と対
応しているとは限らないから、出力ＰＣＭ信号線３４の
うち最も上方に画いた線がチャネルＣＨＩとなるように
デマルチプレクサ３１の出力信号線の並び換えを制御す
る。
［作用］
送信側１では高速クロックｒｇ出力１６からの高速クロ
ックをカウンタ１５により分周し低速クロックｆｔ、と
じ低速クロックｆし信号を使用して、チャネルＣＨＩ乃
至ＣＨｎと制御信号用チャネルを加えた（ｎ＋１）チャ
ネルがマルチプレクサ１３により多重化される。
ックをカウンタ１５により分周し低速クロックｆｔ、と
じ低速クロックｆし信号を使用して、チャネルＣＨＩ乃
至ＣＨｎと制御信号用チャネルを加えた（ｎ＋１）チャ
ネルがマルチプレクサ１３により多重化される。
伝送路２により多重化された信号が受信側３に伝送され
る。
る。
受付側３においては、クロック抽出回路３６において高
速クロックを抽出し、カウンタ３２により分周して低速
クロックを得る。低速クロックｆＬを使用してデマルチ
プレクサ３１において高速データ信号を分離する。制御
信号チャネル検出装置３３において分離した信号中から
フレーム同期信号の含まれているチャネルの１つを検出
し、（ｎ＋１）チャネルのうち何番目の線にフレーム同
期信号など制御信号が載っているかを凋べる。そのチャ
ネルの次のチャネルがＣＨＩであるからデマルチプレク
サ３１の出力について、出力ＰＣＭ信号線３４の第１番
の出力線と接続できるようにチャネル順序切換装置３５
を切換制御する。
速クロックを抽出し、カウンタ３２により分周して低速
クロックを得る。低速クロックｆＬを使用してデマルチ
プレクサ３１において高速データ信号を分離する。制御
信号チャネル検出装置３３において分離した信号中から
フレーム同期信号の含まれているチャネルの１つを検出
し、（ｎ＋１）チャネルのうち何番目の線にフレーム同
期信号など制御信号が載っているかを凋べる。そのチャ
ネルの次のチャネルがＣＨＩであるからデマルチプレク
サ３１の出力について、出力ＰＣＭ信号線３４の第１番
の出力線と接続できるようにチャネル順序切換装置３５
を切換制御する。
［発明の効果〕
このようにして本発明によると高速信号部におけるカウ
ンタは抽出されたクロックにより分周の動作をすること
で良いが、従来のデマルチプレクサ用カウンタはビット
シフトを行う必要があり高速動作の外部制御が必要であ
った。フレーム同期信号を検出した後はスイッチ切換制
御を行うのみで極めて低速である。したがって従来のよ
うにフィードバンク動作ではなくフィードフォワード動
作としたため高速動作の必要性のある回路が減少し、系
を構成する論理素子の遅延時間が問題となる個所が少な
い。そのため従来と比較し回路規模が太き（ならず、且
つ高集積化も可能となって低消費電力の効果も有する。
ンタは抽出されたクロックにより分周の動作をすること
で良いが、従来のデマルチプレクサ用カウンタはビット
シフトを行う必要があり高速動作の外部制御が必要であ
った。フレーム同期信号を検出した後はスイッチ切換制
御を行うのみで極めて低速である。したがって従来のよ
うにフィードバンク動作ではなくフィードフォワード動
作としたため高速動作の必要性のある回路が減少し、系
を構成する論理素子の遅延時間が問題となる個所が少な
い。そのため従来と比較し回路規模が太き（ならず、且
つ高集積化も可能となって低消費電力の効果も有する。
第１図は本発明の構成を示す図、
第２図は従来のＰＣＭ信号多重通信方式を示す図である
。 ■−・−送信側 ２−・−伝送路 ３−受信側 １１・・−人力ＰＣＭ信号線 １２−フレーム同期信号発生器 １３−マルチプレクサ ３１−デマルチプレクサ ３２−・カウンタ ３３−制御信号チャネル検出装置 ３５−チャネル順序切換装置
。 ■−・−送信側 ２−・−伝送路 ３−受信側 １１・・−人力ＰＣＭ信号線 １２−フレーム同期信号発生器 １３−マルチプレクサ ３１−デマルチプレクサ ３２−・カウンタ ３３−制御信号チャネル検出装置 ３５−チャネル順序切換装置
Claims (1)
- 【特許請求の範囲】 ｎチャネルのＰＣＭ化されたデータ信号に、フレーム同
期信号等の制御信号用チャネルとして１チャネルを付加
して時分割多重化を行い、該多重化した信号を受信側へ
伝送するＰＣＭ信号多重化方式において、 受信側では時分割多重分離装置（３１）と、制御信号チ
ャネル検出装置（３３）と、チャネル順序切換装置（３
５）とを具備し、 送信側ＰＣＭ信号と受信側ＰＣＭ信号チャネルのチャネ
ル順序が対応するように、前記制御信号チャネル検出装
置（３３）の検出出力により、前記多重分離した出力に
ついて切り換えること を特徴とするＰＣＭ信号多重化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17720885A JPS6238048A (ja) | 1985-08-12 | 1985-08-12 | Ｐｃｍ信号多重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17720885A JPS6238048A (ja) | 1985-08-12 | 1985-08-12 | Ｐｃｍ信号多重化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6238048A true JPS6238048A (ja) | 1987-02-19 |
Family
ID=16027059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17720885A Pending JPS6238048A (ja) | 1985-08-12 | 1985-08-12 | Ｐｃｍ信号多重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6238048A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5011517A (ja) * | 1973-05-31 | 1975-02-06 | ||
| JPS5479509A (en) * | 1977-12-07 | 1979-06-25 | Nec Corp | Time-division multiplex transmission system |
-
1985
- 1985-08-12 JP JP17720885A patent/JPS6238048A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5011517A (ja) * | 1973-05-31 | 1975-02-06 | ||
| JPS5479509A (en) * | 1977-12-07 | 1979-06-25 | Nec Corp | Time-division multiplex transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3909541A (en) | Low-speed framing arrangement for a high-speed digital bitstream | |
| EP0356012A3 (en) | Tdm demultiplexer | |
| JPH01233845A (ja) | フレーム同期方式 | |
| JPH0262979B2 (ja) | ||
| JPH07202839A (ja) | デジタル情報パケットのアライメントのための回路と方法 | |
| US3437755A (en) | Multiplex channel gate pulse generator from an intermixture of time division multiplex pulse trains | |
| JPS6238048A (ja) | Ｐｃｍ信号多重化方式 | |
| JPS5950635A (ja) | 同期装置 | |
| WO1995010899A1 (en) | Forming a higher hierarchy level signal in a synchronous digital communication system | |
| JP2689508B2 (ja) | デイジタル保護継電システムの多重情報伝送処理装置 | |
| JPH04114527A (ja) | 時分割多重分離回路 | |
| JP2669844B2 (ja) | 多重アクセス制御方式 | |
| JPS63146532A (ja) | 伝送路誤り監視装置 | |
| KR100318938B1 (ko) | 동기식 전송 네트웍 시스템에서의 에이유-3 단위 스위칭회로 | |
| JPS6149533A (ja) | 時分割多重化方式 | |
| JPS62155641A (ja) | フレ−ム同期回路 | |
| JPH07131434A (ja) | Ｓｄｈ多重分離装置 | |
| JPH04127734A (ja) | ビット多重化システム | |
| JPH0371732A (ja) | データ多重分離回路 | |
| JP2679184B2 (ja) | ループ形多重化装置 | |
| JPH0783331B2 (ja) | ディマルチプレクス用大規模集積回路共用方式 | |
| JPS62269432A (ja) | 並列動作型フレ−ム同期回路 | |
| JPH02308640A (ja) | 多重化装置 | |
| JPH04227140A (ja) | フレーム同期装置 | |
| JPH03179831A (ja) | 信号転送回路 |