JPS6239818B2 - - Google Patents
Info
- Publication number
- JPS6239818B2 JPS6239818B2 JP56088183A JP8818381A JPS6239818B2 JP S6239818 B2 JPS6239818 B2 JP S6239818B2 JP 56088183 A JP56088183 A JP 56088183A JP 8818381 A JP8818381 A JP 8818381A JP S6239818 B2 JPS6239818 B2 JP S6239818B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- data
- stage
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/302—Controlling tubes by external information, e.g. program control
- H01J37/3023—Program control
- H01J37/3026—Patterning strategy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Electron Beam Exposure (AREA)
- Lasers (AREA)
Description
【発明の詳細な説明】
本発明は、矩形断面を持つ電子線を用いてパタ
ーンを描画する電子線描画装置、特に、任意の形
状を有する入力図形パターンを、任意寸法の矩形
パターンに分解し、そのパターンに相当する断面
を持つ電子線で描画する可変成形ビーム方式の電
子線描画装置に関するものである。
ーンを描画する電子線描画装置、特に、任意の形
状を有する入力図形パターンを、任意寸法の矩形
パターンに分解し、そのパターンに相当する断面
を持つ電子線で描画する可変成形ビーム方式の電
子線描画装置に関するものである。
可変成形ビーム方式の電子線描画装置は、任意
寸法の矩形断面を持つ電子線を描画パターンデー
タによつて形成し、１度の露光でその矩形面積分
の露光を完了する装置であり、微小径の電子線を
走査して図形を塗りつぶして露光していた従来装
置にくらべ、露光スピードを飛躍的に高めること
ができるという特徴を持つている。
寸法の矩形断面を持つ電子線を描画パターンデー
タによつて形成し、１度の露光でその矩形面積分
の露光を完了する装置であり、微小径の電子線を
走査して図形を塗りつぶして露光していた従来装
置にくらべ、露光スピードを飛躍的に高めること
ができるという特徴を持つている。
しかしながら、この可変成形ビーム方式を最大
限に活用し、高速描画を達成するためには、描画
装置の最大速度に見あつた速度で描画パターンデ
ータを供給する必要がある。一般に最小線幅１μ
ｍ以下でLSIパターンを設計すると、そのデータ
量は一種類のLSIパターンで最大数百メガバイト
ものデータ量に達し、データ転送速度も毎秒あた
り数十メガバイトの速度が必要になつてしまう。
このデータ量及びデータ転送速度は通常の高速ミ
ニコンピユータシステムと比較しても、データ量
で数倍、データ転送速度で数十倍もの大きさであ
り、実際面で高速描画装置とする上で問題があつ
た。
限に活用し、高速描画を達成するためには、描画
装置の最大速度に見あつた速度で描画パターンデ
ータを供給する必要がある。一般に最小線幅１μ
ｍ以下でLSIパターンを設計すると、そのデータ
量は一種類のLSIパターンで最大数百メガバイト
ものデータ量に達し、データ転送速度も毎秒あた
り数十メガバイトの速度が必要になつてしまう。
このデータ量及びデータ転送速度は通常の高速ミ
ニコンピユータシステムと比較しても、データ量
で数倍、データ転送速度で数十倍もの大きさであ
り、実際面で高速描画装置とする上で問題があつ
た。
その大きな原因のひとつは、電子線の端部での
ぼけや形状の歪を許容限度に収めるために、電子
線の断面寸法に大きさの制限が存在し、全てのパ
ターンを露光可能な寸法の小矩形に分解しておく
ことが必要だからである。そこで、任意寸法の描
画パターンデータを例えばミニコンピユータから
転送することとし、そのパターンデータが自動的
に露光可能な小矩形に高速変換することができれ
ば、転送すべきデータ量が1/10以下になり、それ
に伴なつて、必要データ転送速度も1/10以下にな
り、実用的な高速描画装置の実現できることが期
待できる。
ぼけや形状の歪を許容限度に収めるために、電子
線の断面寸法に大きさの制限が存在し、全てのパ
ターンを露光可能な寸法の小矩形に分解しておく
ことが必要だからである。そこで、任意寸法の描
画パターンデータを例えばミニコンピユータから
転送することとし、そのパターンデータが自動的
に露光可能な小矩形に高速変換することができれ
ば、転送すべきデータ量が1/10以下になり、それ
に伴なつて、必要データ転送速度も1/10以下にな
り、実用的な高速描画装置の実現できることが期
待できる。
そのため、従来、例えば特開昭54−73577号公
報、特開昭54−83722号公報に示すように、任意
大きさの矩形パターンを描画するために、コンピ
ユータからは、そのパターンの寸法および位置の
みのデータを出力し、そのデータに基づいて、専
用の回路を用いて矩形パターンを所定大きさ以下
の小矩形パターンに分解し、その小矩形パターン
に相当する矩形断面を有する電子線で描画を行な
うことが知られている。
報、特開昭54−83722号公報に示すように、任意
大きさの矩形パターンを描画するために、コンピ
ユータからは、そのパターンの寸法および位置の
みのデータを出力し、そのデータに基づいて、専
用の回路を用いて矩形パターンを所定大きさ以下
の小矩形パターンに分解し、その小矩形パターン
に相当する矩形断面を有する電子線で描画を行な
うことが知られている。
しかしながら、このような従来のものは、矩形
のパターンを描画することはできるが、台形パタ
ーンなどのそれ以外のパターンを描画するのには
適用できず、そのような様々な形状のパターンを
描画するに適した装置は従来なかつた。
のパターンを描画することはできるが、台形パタ
ーンなどのそれ以外のパターンを描画するのには
適用できず、そのような様々な形状のパターンを
描画するに適した装置は従来なかつた。
本発明の目的は、このような点に鑑みて、様々
な形状のパターンを共通の回路を使用し、しか
も、極めて高速に描画できるようにした電子線描
画装置を提供することにある。
な形状のパターンを共通の回路を使用し、しか
も、極めて高速に描画できるようにした電子線描
画装置を提供することにある。
このような目的を達成するために、本発明で
は、描画すべき入力図形パターンの種類、寸法お
よび位置に関するデータを記憶する記憶手段と、
この手段から出力された入力図形パターンの寸法
および一度に露光可能な描画パターンの寸法のデ
ータの内の複数個のデータを、入力図形パターン
の種類に応じて比較して、入力図形パターンの分
解の有無を判定する比較手段と、この判定結果に
より、入力図形パターンを２つに分解し、分解し
て得られたパターンのそれぞれの種類、寸法およ
び位置のデータを求め、２つに分解して得られた
パターンの一方のデータを出力する一方、他方の
パターンのデータを記憶手段に書き込む演算手段
とからなる単位回路を複数段カスケードに接続
し、これらの単位回路をパイプライン制御方式で
動作させることにより、描画パターンを順次一時
に露光可能な寸法の矩形パターンに分解して露光
するようにしたことに特徴がある。
は、描画すべき入力図形パターンの種類、寸法お
よび位置に関するデータを記憶する記憶手段と、
この手段から出力された入力図形パターンの寸法
および一度に露光可能な描画パターンの寸法のデ
ータの内の複数個のデータを、入力図形パターン
の種類に応じて比較して、入力図形パターンの分
解の有無を判定する比較手段と、この判定結果に
より、入力図形パターンを２つに分解し、分解し
て得られたパターンのそれぞれの種類、寸法およ
び位置のデータを求め、２つに分解して得られた
パターンの一方のデータを出力する一方、他方の
パターンのデータを記憶手段に書き込む演算手段
とからなる単位回路を複数段カスケードに接続
し、これらの単位回路をパイプライン制御方式で
動作させることにより、描画パターンを順次一時
に露光可能な寸法の矩形パターンに分解して露光
するようにしたことに特徴がある。
以下、本発明の実施例を図面により詳細に説明
する。
する。
以下の実施例では、描画すべきパターンが、
縦、横および斜め45゜を基本とする台形パターン
の場合について示す。
縦、横および斜め45゜を基本とする台形パターン
の場合について示す。
まず、このような台形パターンを如何にして分
解し、一時に露光される小矩形パターンを発生さ
せるかにつき詳細に示す。
解し、一時に露光される小矩形パターンを発生さ
せるかにつき詳細に示す。
第１図は、描画すべき入力図形パターンの種類
を示すもので、図形番号Ｎで区別してある。な
お、これらのパターンの特殊な例として、三角形
パターンがあり、例えば、Ｎ＝２において、パタ
ーンの幅が０の場合に相当する。
を示すもので、図形番号Ｎで区別してある。な
お、これらのパターンの特殊な例として、三角形
パターンがあり、例えば、Ｎ＝２において、パタ
ーンの幅が０の場合に相当する。
通常、可変成形ビーム方式電子線描画装置で
は、露光可能な図形形状は全てある寸法以下の矩
形に限定されているので、第１図の図形データは
全て長辺L1，短辺L2（L1L2）以下の小矩形に分
解されなければならない。
は、露光可能な図形形状は全てある寸法以下の矩
形に限定されているので、第１図の図形データは
全て長辺L1，短辺L2（L1L2）以下の小矩形に分
解されなければならない。
次に、その分解方法について説明する。本実施
例における分解は３段分解を基本とする。その第
１段目は細長パターンへの分解である。入力図形
は図形番号により横軸方向または縦軸方向の辺が
平行であるので、まず平行な辺の方向に細長い図
形を切出す。
例における分解は３段分解を基本とする。その第
１段目は細長パターンへの分解である。入力図形
は図形番号により横軸方向または縦軸方向の辺が
平行であるので、まず平行な辺の方向に細長い図
形を切出す。
第２図はその処理の１例である。図形番号Ｎ＝
４の図形は下部から細長パターンが分離され、第
２段目に出力される。上部の分解残り図形は第１
段目の入力図形といれかわり、再び分解処理に供
される。なお、ＨおよびＷは入力図形の高さおよ
び幅、（Ｘ、Ｙ）は入力図形の座標、L2は切り出
される細長パターンの高さ、H″およびW″は細長
パターンの高さおよび幅、（X″、Y″）は細長パタ
ーンの座標、H′およびW′は分解残り図形の高さ
および幅、（X′、Y′）は分解残り図形の座標をそ
れぞれ示す。
４の図形は下部から細長パターンが分離され、第
２段目に出力される。上部の分解残り図形は第１
段目の入力図形といれかわり、再び分解処理に供
される。なお、ＨおよびＷは入力図形の高さおよ
び幅、（Ｘ、Ｙ）は入力図形の座標、L2は切り出
される細長パターンの高さ、H″およびW″は細長
パターンの高さおよび幅、（X″、Y″）は細長パタ
ーンの座標、H′およびW′は分解残り図形の高さ
および幅、（X′、Y′）は分解残り図形の座標をそ
れぞれ示す。
この分解処理において、ＨL2ならば、第１
段目としては分解完了なのでその図形データが直
接第２段目に出力され、第１段目には新たな入力
図形データが入力される。
段目としては分解完了なのでその図形データが直
接第２段目に出力され、第１段目には新たな入力
図形データが入力される。
この分解処理においては、まず分解が必要か否
かの判定としてＨとL2との比較が必要であり、
次に 分解残図形のデータとして Ｎ→N′ Ｈ−L2→H′ Ｗ−L2→W′ Ｘ＋L2→X′ Ｙ＋L2→Y′ 出力図形のデータとして Ｎ→N″ L2→H″ Ｗ→W″ Ｘ→X″ Ｙ→Y″ なる数値計算処理が必要となる。この数値計算処
理は入力図形番号Ｎによつて異なるが、どの図形
においてもＨ、Ｗ、Ｘ、Ｙ、L2のデータを基に
した加減算で達成できることは容易に確認でき
る。これらの処理により、第１段目の出力図形デ
ータは、Ｎ＝１〜９が縦方向に、Ｎ＝10〜18が横
方向にそれぞれ幅L2以下の細長パターンに分解
されていることがわかる。
かの判定としてＨとL2との比較が必要であり、
次に 分解残図形のデータとして Ｎ→N′ Ｈ−L2→H′ Ｗ−L2→W′ Ｘ＋L2→X′ Ｙ＋L2→Y′ 出力図形のデータとして Ｎ→N″ L2→H″ Ｗ→W″ Ｘ→X″ Ｙ→Y″ なる数値計算処理が必要となる。この数値計算処
理は入力図形番号Ｎによつて異なるが、どの図形
においてもＨ、Ｗ、Ｘ、Ｙ、L2のデータを基に
した加減算で達成できることは容易に確認でき
る。これらの処理により、第１段目の出力図形デ
ータは、Ｎ＝１〜９が縦方向に、Ｎ＝10〜18が横
方向にそれぞれ幅L2以下の細長パターンに分解
されていることがわかる。
第２段目は、細長パターンからその片端または
両端につく三角形部分を分解する処理である。た
だし、図形が平行四辺形の場合にはこのような分
解の不可能なことがあるので、分解幅L1以下の
より小さな平行四辺形に分解する。
両端につく三角形部分を分解する処理である。た
だし、図形が平行四辺形の場合にはこのような分
解の不可能なことがあるので、分解幅L1以下の
より小さな平行四辺形に分解する。
第３図は第２段目の処理の１例である。図形番
号Ｎ＝４の図形は左端より三角形が分離され３段
目に出力される。右側の残り図形は再び分解処理
に供される。この時、図形番号ＮやＷ、Ｈの比較
結果によつて分解が不要な場合には直接その出力
が３段目に出力され、第２段目には新たな入力図
形データが第１段目より入力される。第４図に図
形番号によつて異なる第２段目の分解必要条件を
示す。Ｎ＝10〜18はＨとＷとがいれかわるだけで
Ｎ＝１〜９と全く同様である。
号Ｎ＝４の図形は左端より三角形が分離され３段
目に出力される。右側の残り図形は再び分解処理
に供される。この時、図形番号ＮやＷ、Ｈの比較
結果によつて分解が不要な場合には直接その出力
が３段目に出力され、第２段目には新たな入力図
形データが第１段目より入力される。第４図に図
形番号によつて異なる第２段目の分解必要条件を
示す。Ｎ＝10〜18はＨとＷとがいれかわるだけで
Ｎ＝１〜９と全く同様である。
第２段目の分解処理においては、Ｎに応じて第
４図に示す分解必要条件に従つて分解が必要かど
うかの判定を行ない、分解が必要な場合には、第
１段目と同様な手法で、Ｗ、Ｈ、Ｘ、Ｙに関する
加減算を行なつて、三角形、分解残図形のデータ
を求める。
４図に示す分解必要条件に従つて分解が必要かど
うかの判定を行ない、分解が必要な場合には、第
１段目と同様な手法で、Ｗ、Ｈ、Ｘ、Ｙに関する
加減算を行なつて、三角形、分解残図形のデータ
を求める。
第３段目は分解の最終段であり、電子線描画装
置で実際に露光可能な小矩形図形に分解して出力
処理を行なう部分である。第３段目では、矩形デ
ータ（Ｎ＝５）に対しては、第５図のごとく分解
幅L1で分解する。第５図の例においては判定条
件はＷ＞L1であり、分解方法は第１段目と全く
同様である。しかし、矩形以外のデータにおいて
は、何らかの45゜斜辺を含んでいるので斜辺を近
似する小矩形群に分解しなければならない。第３
段目においては斜辺分解幅L3をパラメータとし
入力図形からこのような小矩形群を発生させる。
置で実際に露光可能な小矩形図形に分解して出力
処理を行なう部分である。第３段目では、矩形デ
ータ（Ｎ＝５）に対しては、第５図のごとく分解
幅L1で分解する。第５図の例においては判定条
件はＷ＞L1であり、分解方法は第１段目と全く
同様である。しかし、矩形以外のデータにおいて
は、何らかの45゜斜辺を含んでいるので斜辺を近
似する小矩形群に分解しなければならない。第３
段目においては斜辺分解幅L3をパラメータとし
入力図形からこのような小矩形群を発生させる。
第６図はその１例である。Ｎ＝４の図形はＨ＞
L3ならば下端よりL3幅にて分解される。下部の
分解された図形データは露光可能パターンとして
露光装置に出力され、上部の分解残図形データは
第３段目の入力データと入れかえられる。この時
の分解処理は 分解残図形データとして Ｎ→N′ Ｈ−L3→H′ Ｗ−L3→W′ Ｘ＋L3→X′ Ｙ＋L3→Y′ 出力図形データとして L3→H″ Ｗ−L3／２→W″ Ｘ＋L3／２→X″ Ｙ→Y″ であり、第１、第２段目処理と同じく、Ｗ、Ｈ、
Ｘ、Ｙ、L3を基にした加減算で実行できる。こ
れらの処理は図形番号によつて若干異なるが、
Ｗ、Ｈ、Ｘ、Ｙ、L3に関する判定条件処理と加
減算処理で実現できることには変わりがない。
L3ならば下端よりL3幅にて分解される。下部の
分解された図形データは露光可能パターンとして
露光装置に出力され、上部の分解残図形データは
第３段目の入力データと入れかえられる。この時
の分解処理は 分解残図形データとして Ｎ→N′ Ｈ−L3→H′ Ｗ−L3→W′ Ｘ＋L3→X′ Ｙ＋L3→Y′ 出力図形データとして L3→H″ Ｗ−L3／２→W″ Ｘ＋L3／２→X″ Ｙ→Y″ であり、第１、第２段目処理と同じく、Ｗ、Ｈ、
Ｘ、Ｙ、L3を基にした加減算で実行できる。こ
れらの処理は図形番号によつて若干異なるが、
Ｗ、Ｈ、Ｘ、Ｙ、L3に関する判定条件処理と加
減算処理で実現できることには変わりがない。
以上述べた第１段目〜第３段目を結合し、それ
ぞれの段での処理を並行して行ない、ひとつの段
で分解が完了していない場合にはその前の段の分
解処理を停止するようにすれば、入力データは順
番に露光可能な小矩形に分解され、待ち時間なく
出力させることが可能になる。
ぞれの段での処理を並行して行ない、ひとつの段
で分解が完了していない場合にはその前の段の分
解処理を停止するようにすれば、入力データは順
番に露光可能な小矩形に分解され、待ち時間なく
出力させることが可能になる。
第７図は、上述した分解処理を実現するための
本発明の処理回路の一実施例を示すものである。
本発明の処理回路の一実施例を示すものである。
第７図の実施例は、入力図形を３段で分解する
例で、それぞれの段の回路は全く同等の構成で実
現できる。したがつて、以下の説明では、１段分
の回路の動作につき説明する。
例で、それぞれの段の回路は全く同等の構成で実
現できる。したがつて、以下の説明では、１段分
の回路の動作につき説明する。
図において、データレジスタ１には、入力図形
の種類Ｎ、幅Ｗ、高さＨ、座標Ｘ、Ｙのデータを
記憶するようになつており、このデータは、後述
するように前段の回路からの出力データまたは、
この段における分解残図形データによつて得られ
る。
の種類Ｎ、幅Ｗ、高さＨ、座標Ｘ、Ｙのデータを
記憶するようになつており、このデータは、後述
するように前段の回路からの出力データまたは、
この段における分解残図形データによつて得られ
る。
データレジスタ１に記憶されたデータはタイミ
ングクロツクCPにより読み出される。データレ
ジスタ１中の図形種類番号Ｎは信号線１１を介し
て制御回路２に入力され、その図形種類Ｎに応じ
た比較機能が信号線１２を介して比較回路３に入
力される。比較回路３には、データレジスタ１か
ら信号線１３を介して入力図形の幅Ｗ、高さＨの
データが入力されており、また、外部から分解幅
パラメータL1〜L3（以下、Ｌと総称する）が入
力されているので、比較回路３は、信号線１２か
らの比較機能に応じて、入力図形パラメータＷ、
Ｈ、分解幅パラメータＬを使つて所望の比較処理
を行なつて、入力図形の分解判定条件の演算を行
ない、その結果を信号線１４を介して制御回路２
に入力する。制御回路２では、この結果に基づい
て、入力図形を分解すべきかどうか判定し、分解
すべきと判定されたとき、入力図形の種類Ｎに応
じて演算回路４および５での演算内容を定め、信
号線１５および１６を介して制御信号を演算回路
４および５に渡す。また、演算回路４および５に
はそれぞれデータレジスタ１から読み出されたデ
ータＮ、Ｗ、Ｈ、Ｘ、Ｙが信号線１７および１８
を介して入力されるとともに、外部から分解幅パ
ラメータＬが入力されている。演算回路４では、
これらのデータを基に上述した分解残図形データ
を計算し、その計算結果を信号線１９，２０、選
択回路６を通して再びデータレジスタ１に戻し、
レジスタ１の内容を更新する。演算回路５では、
分解された図形パターンのデータを計算し、その
計算結果を信号線２１を介して、次段の選択回路
６に入力し、その段のデータレジスタ１に格納す
る。以上は、分解が必要であると判定された時の
処理であるが、制御回路２で分解不要と判定され
た時は、信号線１６を介して制御信号を演算回路
５に送り、演算回路５ではデータレジスタ１が入
力される図形データＮ、Ｗ、Ｈ、Ｘ、Ｙをそのま
ま信号線２１を介して次段の選択回路６に送ると
ともに、信号線２２を介して切換信号を選択回路
６に送り、選択回路６を切り換えて、前段からの
出力図形データをデータレジスタ１に入力するよ
うにする。
ングクロツクCPにより読み出される。データレ
ジスタ１中の図形種類番号Ｎは信号線１１を介し
て制御回路２に入力され、その図形種類Ｎに応じ
た比較機能が信号線１２を介して比較回路３に入
力される。比較回路３には、データレジスタ１か
ら信号線１３を介して入力図形の幅Ｗ、高さＨの
データが入力されており、また、外部から分解幅
パラメータL1〜L3（以下、Ｌと総称する）が入
力されているので、比較回路３は、信号線１２か
らの比較機能に応じて、入力図形パラメータＷ、
Ｈ、分解幅パラメータＬを使つて所望の比較処理
を行なつて、入力図形の分解判定条件の演算を行
ない、その結果を信号線１４を介して制御回路２
に入力する。制御回路２では、この結果に基づい
て、入力図形を分解すべきかどうか判定し、分解
すべきと判定されたとき、入力図形の種類Ｎに応
じて演算回路４および５での演算内容を定め、信
号線１５および１６を介して制御信号を演算回路
４および５に渡す。また、演算回路４および５に
はそれぞれデータレジスタ１から読み出されたデ
ータＮ、Ｗ、Ｈ、Ｘ、Ｙが信号線１７および１８
を介して入力されるとともに、外部から分解幅パ
ラメータＬが入力されている。演算回路４では、
これらのデータを基に上述した分解残図形データ
を計算し、その計算結果を信号線１９，２０、選
択回路６を通して再びデータレジスタ１に戻し、
レジスタ１の内容を更新する。演算回路５では、
分解された図形パターンのデータを計算し、その
計算結果を信号線２１を介して、次段の選択回路
６に入力し、その段のデータレジスタ１に格納す
る。以上は、分解が必要であると判定された時の
処理であるが、制御回路２で分解不要と判定され
た時は、信号線１６を介して制御信号を演算回路
５に送り、演算回路５ではデータレジスタ１が入
力される図形データＮ、Ｗ、Ｈ、Ｘ、Ｙをそのま
ま信号線２１を介して次段の選択回路６に送ると
ともに、信号線２２を介して切換信号を選択回路
６に送り、選択回路６を切り換えて、前段からの
出力図形データをデータレジスタ１に入力するよ
うにする。
なお、演算回路５では、分解された図形のデー
タＷ、Ｈ、Ｘ、Ｙが演算によつて求められ、図形
の種類Ｎは、制御回路２によつて、データレジス
タ１からのデータＮと、比較回路３の出力に基づ
いて求められる。
タＷ、Ｈ、Ｘ、Ｙが演算によつて求められ、図形
の種類Ｎは、制御回路２によつて、データレジス
タ１からのデータＮと、比較回路３の出力に基づ
いて求められる。
上述した動作は、１つの段における回路の動作
であるが、これらの動作は、各段の回路において
クロツクCPにより並列的に行なわれる。
であるが、これらの動作は、各段の回路において
クロツクCPにより並列的に行なわれる。
この場合、１つの段において、ある入力図形に
ついて分解処理が終了しない内に、前段の分解処
理によつて得られた図形データが入力されると、
分解不能になつてしまうので、それぞれの段にお
いて、図形分解処理中である時は、その前段の分
解処理を中止して置く必要がある。そのために、
それぞれの段で分解処理が終了していない間は、
制御回路２からウエイト信号が制御線２３を介し
て前段の制御回路２に伝えられ、その制御回路で
は、その段の演算回路５を中止する一方、データ
レジスタ１の出力データをそのまま演算回路４を
通して再びデータレジスタ１に格納する制御を行
なう。
ついて分解処理が終了しない内に、前段の分解処
理によつて得られた図形データが入力されると、
分解不能になつてしまうので、それぞれの段にお
いて、図形分解処理中である時は、その前段の分
解処理を中止して置く必要がある。そのために、
それぞれの段で分解処理が終了していない間は、
制御回路２からウエイト信号が制御線２３を介し
て前段の制御回路２に伝えられ、その制御回路で
は、その段の演算回路５を中止する一方、データ
レジスタ１の出力データをそのまま演算回路４を
通して再びデータレジスタ１に格納する制御を行
なう。
第７図の回路において、制御回路２としては、
種々の入力の組み合わせに対応する出力を得るこ
とができる。周知の読出し専用記憶素子
（ROM）を使うことができる。
種々の入力の組み合わせに対応する出力を得るこ
とができる。周知の読出し専用記憶素子
（ROM）を使うことができる。
また、比較回路３としては、例えば、第８図に
示すような回路が使用される。
示すような回路が使用される。
第８図において、マルチプレクサ３１は第７図
のデータレジスタ１からのデータＷ、Ｈと外部か
らのデータＬの内から所望のデータを、第７図の
制御回路２からの入力図形の種類に相当する信号
に応じて選択して出力する。このとき、回路的に
はデータのビツトシフトに相当する2W、2H、2L
あるいはＷ／２、Ｈ／２、Ｌ／２なども選択の対
象データと考えることができる。比較器３２で
は、マルチプレクサ回路３１からの出力を受け、
それらのデータを比較して、その結果を第７図の
制御回路２に出力する。例えば、２段目の分解処
理で、入力図形の種類Ｎ＝４の場合には、マルチ
プレクサ回路３１でＷとＨを選び比較器３２に送
る。比較器３２では、これらのデータの大小を比
較し、その比較結果を出力する。
のデータレジスタ１からのデータＷ、Ｈと外部か
らのデータＬの内から所望のデータを、第７図の
制御回路２からの入力図形の種類に相当する信号
に応じて選択して出力する。このとき、回路的に
はデータのビツトシフトに相当する2W、2H、2L
あるいはＷ／２、Ｈ／２、Ｌ／２なども選択の対
象データと考えることができる。比較器３２で
は、マルチプレクサ回路３１からの出力を受け、
それらのデータを比較して、その結果を第７図の
制御回路２に出力する。例えば、２段目の分解処
理で、入力図形の種類Ｎ＝４の場合には、マルチ
プレクサ回路３１でＷとＨを選び比較器３２に送
る。比較器３２では、これらのデータの大小を比
較し、その比較結果を出力する。
また、このようなマルチプレクサと比較器の組
合せを２組以上設け、その結果の組合せによつて
より詳細な分解処理を行なうことも可能である。
合せを２組以上設け、その結果の組合せによつて
より詳細な分解処理を行なうことも可能である。
さらに、第７図の演算回路４および５として
は、例えば、第９図に示すような回路が使用され
る。
は、例えば、第９図に示すような回路が使用され
る。
第９図において、４１および４２にマルチプレ
クサ、４３および４４は加算器、４５および４６
は排他的論理和回路、４７はゲート回路を示す。
クサ、４３および４４は加算器、４５および４６
は排他的論理和回路、４７はゲート回路を示す。
マルチプレクサ４および４２、加算器４３およ
び４４、排他的論理和回路４５および４６によ
り、それぞれ分解結果の図形のデータＷおよびＹ
が求められる。図には示されていないが、図形デ
ータＨおよびＸについても同様な回路で求められ
る。
び４４、排他的論理和回路４５および４６によ
り、それぞれ分解結果の図形のデータＷおよびＹ
が求められる。図には示されていないが、図形デ
ータＨおよびＸについても同様な回路で求められ
る。
また、マルチプレクサ４１および４２には、第
７図のデータレジスタ１からのデータＷ、Ｈ、
Ｘ、Ｙと外部からのデータＬとが入力されてお
り、マルチプレクサ４１および４２では第７図の
制御回路２からの制御信号CS1およびCS2によ
り、上述した入力データの内から所望のものを選
択したり、選択したものをシフトしたりして出力
する。このようなマルチプレクサ４１および４２
の出力を加算器４３および４４、排他的論理和回
路４５および４６に印加する。排他的論理和回路
４５および４６には第７図の制御回路２からの制
御信号CS3およびCS4が入力されており、この制
御信号により、入力データを反転する役目をす
る。その回路４５および４６の出力は加算器４３
および４４に印加される。したがつて、加算器お
よび排他的論理和回路では、マルチプレクサの出
力の加算または減算を行なうことができる。
７図のデータレジスタ１からのデータＷ、Ｈ、
Ｘ、Ｙと外部からのデータＬとが入力されてお
り、マルチプレクサ４１および４２では第７図の
制御回路２からの制御信号CS1およびCS2によ
り、上述した入力データの内から所望のものを選
択したり、選択したものをシフトしたりして出力
する。このようなマルチプレクサ４１および４２
の出力を加算器４３および４４、排他的論理和回
路４５および４６に印加する。排他的論理和回路
４５および４６には第７図の制御回路２からの制
御信号CS3およびCS4が入力されており、この制
御信号により、入力データを反転する役目をす
る。その回路４５および４６の出力は加算器４３
および４４に印加される。したがつて、加算器お
よび排他的論理和回路では、マルチプレクサの出
力の加算または減算を行なうことができる。
このような演算を行なうことによつて、分解後
の図形データＷ、Ｈ、Ｘ、Ｙが求められる。
の図形データＷ、Ｈ、Ｘ、Ｙが求められる。
一方、ゲート回路４７にはデータレジスタ１か
らのデータＷ、Ｈ、Ｘ、Ｙ、Ｎが入力されてお
り、制御回路２からの制御信号CS5により、入力
がそのまま出力されることになる。すなわち、制
御回路２で分解不要と判断されたり、次段からウ
エイト信号が送出されている時には、ゲート回路
４７では入力をそのまま通過させる。
らのデータＷ、Ｈ、Ｘ、Ｙ、Ｎが入力されてお
り、制御回路２からの制御信号CS5により、入力
がそのまま出力されることになる。すなわち、制
御回路２で分解不要と判断されたり、次段からウ
エイト信号が送出されている時には、ゲート回路
４７では入力をそのまま通過させる。
また、制御回路２から分解後の図形の種類を示
す信号NSが演算回路に入力され、そのまま出力
される。
す信号NSが演算回路に入力され、そのまま出力
される。
なお、上述した実施例では、台形パターンを３
段で分解する例について説明したが、それに限定
されるものではなく、入力図形の形状に応じて所
望の段数で分解処理することができる。
段で分解する例について説明したが、それに限定
されるものではなく、入力図形の形状に応じて所
望の段数で分解処理することができる。
以上述べたように、本発明によれば、あらゆる
形状の入力図形パターンを共通の回路を用いて分
解処理しているので装置構成が簡単になるばかり
か、この分解処理を複数段に分け、それぞれの段
での処理をパイプライン方式で実行しているの
で、非常に高速な処理ができるという効果があ
る。
形状の入力図形パターンを共通の回路を用いて分
解処理しているので装置構成が簡単になるばかり
か、この分解処理を複数段に分け、それぞれの段
での処理をパイプライン方式で実行しているの
で、非常に高速な処理ができるという効果があ
る。
第１図は入力図形パターンの種類を示す図、第
２図〜第６図は本発明による各段での分解処理を
行なう過程を示す図、第７図は本発明による分解
処理回路の一実施例の構成図、第８図および第９
図はそれぞれ第７図の比較回路および演算回路の
一実施例の構成図を示す。 １：データレジスタ、２：制御回路、３：比較
回路、４，５：演算回路。
２図〜第６図は本発明による各段での分解処理を
行なう過程を示す図、第７図は本発明による分解
処理回路の一実施例の構成図、第８図および第９
図はそれぞれ第７図の比較回路および演算回路の
一実施例の構成図を示す。 １：データレジスタ、２：制御回路、３：比較
回路、４，５：演算回路。
Claims (1)
- 【特許請求の範囲】 １ 任意寸法の矩形断面を持つ電子線を描画パタ
ーンデータによつて形成し、１度の露光で上記矩
形断面相当分の描画パターンの露光を行なう可変
成形ビーム方式の電子線描画装置において、描画
すべき入力図形パターンの種類、寸法および位置
に関するデータを記憶する記憶手段と、該記憶手
段から出力された入力図形パターンの種類、寸法
および上記描画パターンの寸法のデータを用い、
上記入力図形パターンの分解の要否を判定する比
較手段と、該比較手段で分解要と判定された時、
上記入力図形パターンを２つに分解し、分解して
得られた２つのパターンのそれぞれの種類、寸法
および位置のデータを求め、得られた一方のパタ
ーンのデータを出力する一方、他方のパターンの
データを上記記憶手段に書き込む演算手段とから
なる単位回路を複数段カスケードに接続し、これ
らの単位回路を並列的に動作させ、最終段の単位
回路から上記描画パターンのデータを順次出力す
るようにしたことを特徴とする電子線描画装置。 ２ 上記演算手段は、上記比較手段で分解不要と
判定された時、上記記憶手段から出力された入力
図形パターンのデータをそのまま出力する手段を
含むことを特徴とする特許請求の範囲第１項記載
の電子線描画装置。 ３ 任意の段の単位回路の上記演算手段は、その
段の次の段の上記単位回路において、上記演算手
段で入力図形パターンの分解を行なつている間、
任意の段の単位回路の上記記憶手段から出力され
た入力図形パターンのデータをそのまま上記記憶
手段に再書き込みする手段を含むことを特徴とす
る特許請求の範囲第１項または第２項記載の電子
線描画装置。 ４ ３段の単位回路からなり、１段目の単位回路
において、台形からなる入力図形パターンから、
上記描画パターンの寸法を一辺とする細長パター
ンを分解して出力し、２段目の単位回路において
１段目の出力パターンを三角形パターンと矩形パ
ターンとに分解して出力し、３段目の単位回路に
おいて、２段目の出力パターンから上記描画パタ
ーンを分解して出力するように構成してなること
を特徴とする特許請求の範囲第１項、第２項また
は第３項記載の電子線描画装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56088183A JPS57204125A (en) | 1981-06-10 | 1981-06-10 | Electron-ray drawing device |
| AT82105022T ATE60958T1 (de) | 1981-06-10 | 1982-06-08 | Elektronenstrahl-belichtungsvorrichtung. |
| US06/386,301 US4532598A (en) | 1981-06-10 | 1982-06-08 | Electron beam exposure system |
| EP82105022A EP0066882B1 (en) | 1981-06-10 | 1982-06-08 | Electron beam exposure system |
| DE8282105022T DE3280306D1 (de) | 1981-06-10 | 1982-06-08 | Elektronenstrahl-belichtungsvorrichtung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56088183A JPS57204125A (en) | 1981-06-10 | 1981-06-10 | Electron-ray drawing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57204125A JPS57204125A (en) | 1982-12-14 |
| JPS6239818B2 true JPS6239818B2 (ja) | 1987-08-25 |
Family
ID=13935786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56088183A Granted JPS57204125A (en) | 1981-06-10 | 1981-06-10 | Electron-ray drawing device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4532598A (ja) |
| EP (1) | EP0066882B1 (ja) |
| JP (1) | JPS57204125A (ja) |
| AT (1) | ATE60958T1 (ja) |
| DE (1) | DE3280306D1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60196939A (ja) * | 1984-03-19 | 1985-10-05 | Fujitsu Ltd | 荷電粒子ビ−ム露光方法 |
| JP2680295B2 (ja) * | 1984-03-22 | 1997-11-19 | 株式会社東芝 | 電子ビーム露光装置の描画データ作成方法及びその装置 |
| JPS6246518A (ja) * | 1985-08-23 | 1987-02-28 | Toshiba Corp | 荷電ビ−ム描画方法 |
| US4837447A (en) * | 1986-05-06 | 1989-06-06 | Research Triangle Institute, Inc. | Rasterization system for converting polygonal pattern data into a bit-map |
| JPS63199421A (ja) * | 1987-02-16 | 1988-08-17 | Toshiba Corp | 荷電ビ−ム描画方法 |
| US5030836A (en) * | 1988-08-05 | 1991-07-09 | Toshiba Machine Co., Ltd. | Method and apparatus for drawing patterns using an energy beam |
| JPH0795269B2 (ja) * | 1988-11-04 | 1995-10-11 | 富士通株式会社 | 命令コードのデコード装置 |
| JP2710162B2 (ja) * | 1988-12-13 | 1998-02-10 | 株式会社東芝 | 荷電ビーム描画用データの作成方法及び作成装置 |
| JPH02210814A (ja) * | 1989-02-10 | 1990-08-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5434795A (en) * | 1990-01-11 | 1995-07-18 | Fujitsu Limited | Method of forming pattern having optical angle in charged particle exposure system |
| US5539911A (en) | 1991-07-08 | 1996-07-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US5493687A (en) | 1991-07-08 | 1996-02-20 | Seiko Epson Corporation | RISC microprocessor architecture implementing multiple typed register sets |
| US5251140A (en) * | 1991-07-26 | 1993-10-05 | International Business Machines Corporation | E-beam control data compaction system and method |
| US5159201A (en) * | 1991-07-26 | 1992-10-27 | International Business Machines Corporation | Shape decompositon system and method |
| JP2501726B2 (ja) * | 1991-10-08 | 1996-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュ―タ・イメ―ジ生成装置及びデ―タ減縮方法 |
| DE69311330T2 (de) | 1992-03-31 | 1997-09-25 | Seiko Epson Corp., Tokio/Tokyo | Befehlsablauffolgeplanung von einem risc-superskalarprozessor |
| US5371684A (en) * | 1992-03-31 | 1994-12-06 | Seiko Epson Corporation | Semiconductor floor plan for a register renaming circuit |
| EP0638183B1 (en) | 1992-05-01 | 1997-03-05 | Seiko Epson Corporation | A system and method for retiring instructions in a superscalar microprocessor |
| US5628021A (en) | 1992-12-31 | 1997-05-06 | Seiko Epson Corporation | System and method for assigning tags to control instruction processing in a superscalar processor |
| JP3531166B2 (ja) | 1992-12-31 | 2004-05-24 | セイコーエプソン株式会社 | レジスタ・リネーミングのシステム及び方法 |
| US5446649A (en) * | 1992-12-31 | 1995-08-29 | International Business Machines Corporation | Data-hiding and skew scan for unioning of shapes in electron beam lithography post-processing |
| JP2647000B2 (ja) * | 1994-05-25 | 1997-08-27 | 日本電気株式会社 | 電子ビームの露光方法 |
| JP3549282B2 (ja) * | 1995-04-28 | 2004-08-04 | 株式会社ルネサステクノロジ | 荷電ビーム描画データ作成方法およびその作成装置 |
| GB2334597B (en) * | 1995-04-28 | 1999-11-17 | Mitsubishi Electric Corp | A charged beam pattern data generating method and a charged beam pattern data generating apparatus |
| JPH10270341A (ja) * | 1997-03-28 | 1998-10-09 | Jeol Ltd | 電子ビーム描画方法 |
| JP4156700B2 (ja) * | 1998-03-16 | 2008-09-24 | 富士通株式会社 | 露光データ作成方法、露光データ作成装置、及び、記録媒体 |
| JP4006216B2 (ja) * | 2001-10-26 | 2007-11-14 | 日本電子株式会社 | 可変面積型電子ビーム描画装置を用いた描画方法 |
| US7229742B2 (en) * | 2004-04-14 | 2007-06-12 | Micron Technology, Inc. | Methods for improving angled line feature accuracy and throughput using electron beam lithography and electron beam lithography system |
| JP5658997B2 (ja) * | 2010-12-17 | 2015-01-28 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置および描画データ生成方法 |
| JP2016086102A (ja) * | 2014-10-27 | 2016-05-19 | キヤノン株式会社 | リソグラフィーシステム及び物品の製造方法 |
| JP2016086103A (ja) * | 2014-10-27 | 2016-05-19 | キヤノン株式会社 | 描画装置、リソグラフィーシステム、パターンデータの作成方法、描画方法及び物品の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3894271A (en) * | 1973-08-31 | 1975-07-08 | Ibm | Method and apparatus for aligning electron beams |
| JPS5283177A (en) * | 1975-12-31 | 1977-07-11 | Fujitsu Ltd | Electron beam exposure device |
| US4393312A (en) * | 1976-02-05 | 1983-07-12 | Bell Telephone Laboratories, Incorporated | Variable-spot scanning in an electron beam exposure system |
| JPS5412675A (en) * | 1977-06-30 | 1979-01-30 | Jeol Ltd | Electon beam exposure method |
| US4147937A (en) * | 1977-11-01 | 1979-04-03 | Fujitsu Limited | Electron beam exposure system method and apparatus |
| JPS5493364A (en) * | 1977-12-30 | 1979-07-24 | Fujitsu Ltd | Exposure system for electron beam |
| US4167676A (en) * | 1978-02-21 | 1979-09-11 | Bell Telephone Laboratories, Incorporated | Variable-spot scanning in an electron beam exposure system |
| US4280186A (en) * | 1978-07-07 | 1981-07-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Exposure apparatus using electron beams |
| US4213053A (en) * | 1978-11-13 | 1980-07-15 | International Business Machines Corporation | Electron beam system with character projection capability |
| US4424448A (en) * | 1979-12-26 | 1984-01-03 | Tokyo Shibaura Denki Kabushiki Kaisha | Electron beam apparatus |
| JPS5712520A (en) * | 1980-06-26 | 1982-01-22 | Nippon Telegr & Teleph Corp <Ntt> | Dividing method of figure by exposing in electron beam radiation |
-
1981
- 1981-06-10 JP JP56088183A patent/JPS57204125A/ja active Granted
-
1982
- 1982-06-08 EP EP82105022A patent/EP0066882B1/en not_active Expired - Lifetime
- 1982-06-08 AT AT82105022T patent/ATE60958T1/de not_active IP Right Cessation
- 1982-06-08 US US06/386,301 patent/US4532598A/en not_active Expired - Lifetime
- 1982-06-08 DE DE8282105022T patent/DE3280306D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0066882B1 (en) | 1991-02-20 |
| JPS57204125A (en) | 1982-12-14 |
| DE3280306D1 (de) | 1991-03-28 |
| US4532598A (en) | 1985-07-30 |
| ATE60958T1 (de) | 1991-03-15 |
| EP0066882A2 (en) | 1982-12-15 |
| EP0066882A3 (en) | 1985-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6239818B2 (ja) | ||
| US4635292A (en) | Image processor | |
| JPH0315793B2 (ja) | ||
| JPS63198174A (ja) | 図形処理装置 | |
| US5237649A (en) | Method and system for acquiring interpolation points from straight short vectors representing figure in curve fitting | |
| JPH08329261A (ja) | パラメータ曲線発生器 | |
| JP3066596B2 (ja) | アドレス変換装置 | |
| JPH0756673B2 (ja) | 分割空間フイルタによる画像処理方法 | |
| JP3072721B2 (ja) | イメージ処理方法及び装置、イメージ処理プログラムを格納する記憶媒体 | |
| JPS58169281A (ja) | 縁取りパタ−ン作成装置 | |
| JPS642953B2 (ja) | ||
| JPH0785266A (ja) | 画像回転装置 | |
| JP2806436B2 (ja) | 演算回路 | |
| JP2748787B2 (ja) | 曲線発生装置 | |
| JP2985275B2 (ja) | アウトラインフォントの文字発生方式 | |
| JP2611423B2 (ja) | 処理装置 | |
| JP3817130B2 (ja) | 画像処理装置、画像処理方法および画像処理プログラムを記録した記録媒体 | |
| JPH0315193B2 (ja) | ||
| JP2714015B2 (ja) | 論理回路合成装置 | |
| JP2616443B2 (ja) | 図形描画装置 | |
| JP2787487B2 (ja) | コンピュータシステムに表示され且つ操作される線分の位置を決定する回路 | |
| JPS58166444A (ja) | 絶対値の大小判別回路 | |
| JPH04291463A (ja) | データ変換装置 | |
| JP2000242802A (ja) | 図形処理装置 | |
| JPS62103772A (ja) | 二次元幾何学図形間の演算方法 |