JPS6252968B2 - - Google Patents
Info
- Publication number
- JPS6252968B2 JPS6252968B2 JP14746979A JP14746979A JPS6252968B2 JP S6252968 B2 JPS6252968 B2 JP S6252968B2 JP 14746979 A JP14746979 A JP 14746979A JP 14746979 A JP14746979 A JP 14746979A JP S6252968 B2 JPS6252968 B2 JP S6252968B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- switch
- output
- input
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明はLSIフイルタとして、スイツチド・キ
ヤパシタを用いたトランスバーサル・フイルタに
関するものである。
ヤパシタを用いたトランスバーサル・フイルタに
関するものである。
従来トランスバーサル・フイルタとしては
CCD（電荷結合デバイス）を用いたものがあ
る。これはCCD遅延線の各ノードの電荷量を検
出し、その値に或る係数を重みづけし、それらを
加算することによつて得られるもので、第１図に
その原理を示す。
CCD（電荷結合デバイス）を用いたものがあ
る。これはCCD遅延線の各ノードの電荷量を検
出し、その値に或る係数を重みづけし、それらを
加算することによつて得られるもので、第１図に
その原理を示す。
図で１は入力端、D1〜ＤoはCCD遅延線、V1〜
Ｖoは各CCD遅延線のノード電圧、２―１〜２―
ｎは重づけ係数器、３は加算器、４は出力端を示
す。これはｎ段の遅延線フイルタの例で、入力信
号によつて得られる。
Ｖoは各CCD遅延線のノード電圧、２―１〜２―
ｎは重づけ係数器、３は加算器、４は出力端を示
す。これはｎ段の遅延線フイルタの例で、入力信
号によつて得られる。
各ノードの電圧をＶKとし、それにかかる重み
づけ係数をｈK（Ｋ＝１，２……ｎ）とし、サン
プリング周波数をクロツクパルスの周期ＴCと同
じ周波数Cとすると、出力端４からの出力Vout
は となる。
づけ係数をｈK（Ｋ＝１，２……ｎ）とし、サン
プリング周波数をクロツクパルスの周期ＴCと同
じ周波数Cとすると、出力端４からの出力Vout
は となる。
この様な原理を用いたCCDトランスバーサ
ル・フイルタの実例として電極分割形トランスバ
ーサル・フイルタがある。これは各ノード電圧の
重みづけをＫ番目の電極が（１＋ｈK）：（１−
ｈK）の比となるように構成され、各電極よりの
出力はOp―Ampにより検出されるような構成の
フイルタである。
ル・フイルタの実例として電極分割形トランスバ
ーサル・フイルタがある。これは各ノード電圧の
重みづけをＫ番目の電極が（１＋ｈK）：（１−
ｈK）の比となるように構成され、各電極よりの
出力はOp―Ampにより検出されるような構成の
フイルタである。
また、LSIフイルタとしてスイツチド・キヤパ
シタ（以下Ｓ・Ｃ・Ｆと記す）を用いたCODEC
用フイルタなどが研究開発されている。
シタ（以下Ｓ・Ｃ・Ｆと記す）を用いたCODEC
用フイルタなどが研究開発されている。
このフイルタはスイツチド・キヤパシタ，演算
増巾器（以下Op―Ampと記す）等で構成されて
いる。斯様にＳ・Ｃ・Ｆも電極分割形CCDトラ
ンスバーサルフイルタもOp―Ampが使用されて
いる。Op―AmpをLSIフイルタの中に組込むと
次の点で制約をうける。
増巾器（以下Op―Ampと記す）等で構成されて
いる。斯様にＳ・Ｃ・Ｆも電極分割形CCDトラ
ンスバーサルフイルタもOp―Ampが使用されて
いる。Op―AmpをLSIフイルタの中に組込むと
次の点で制約をうける。
(1) 高い利得で使用するとき、使用周波数帯域を
広帯域化きない。
広帯域化きない。
(2) 高次のフイルタの構成ではOp―Ampも次数
だけ増加するので、Op―Ampの個数も増加す
るためOp―Ampによる電力消費量が増加する
ので高次のフイルタが作り難い。
だけ増加するので、Op―Ampの個数も増加す
るためOp―Ampによる電力消費量が増加する
ので高次のフイルタが作り難い。
本発明は、上記の次点を除くためOp―Ampを
使用しないLSIフイルタを提供するものである。
使用しないLSIフイルタを提供するものである。
本発明のフイルタの構成において、ｎ×ｎ個の
静電容量をｎ行ｎ列に配置し、行の各静電容量を
トランスバーサル・フイルタの係数に応じた値に
重づけし、各静電容量ごとにＴ時間おきの信号を
スイツチによりτ（＜Ｔ）時間、入力側に結線す
ることにより入力信号を充電し、その周期の残り
のＴ―τ時間に各行１個の静電容量を順次、トラ
ンスバーサル・フイルタ構成に従つた順序で選
び、出力端に結線することにより出力信号を得る
ことを特徴としている。
静電容量をｎ行ｎ列に配置し、行の各静電容量を
トランスバーサル・フイルタの係数に応じた値に
重づけし、各静電容量ごとにＴ時間おきの信号を
スイツチによりτ（＜Ｔ）時間、入力側に結線す
ることにより入力信号を充電し、その周期の残り
のＴ―τ時間に各行１個の静電容量を順次、トラ
ンスバーサル・フイルタ構成に従つた順序で選
び、出力端に結線することにより出力信号を得る
ことを特徴としている。
この方法によればフイルタ構成にOp―Ampを
必要としないから、 (1) 使用周波数を高周波帯域まで伸ばすことが出
来る。
必要としないから、 (1) 使用周波数を高周波帯域まで伸ばすことが出
来る。
(2) 能動素子としてはＣ・MOSのスイツチを使
用するので電力消費量もOp―Ampに比して極
めて少ない。従つて高次のフイルタが設計でき
る。
用するので電力消費量もOp―Ampに比して極
めて少ない。従つて高次のフイルタが設計でき
る。
等の利点を持つLSIフイルタが実現できる。
次に本発明を図について説明する。
第２図は本発明のトランスバーサル・フイルタ
のクロツクパルスのタイムチヤートを示す。
のクロツクパルスのタイムチヤートを示す。
図で２―１は書き込み信号のクロツクパルス、
２―２は読み出しクロツクパルスを表わし、横軸
は時刻ｔを表す。
２―２は読み出しクロツクパルスを表わし、横軸
は時刻ｔを表す。
書き込み信号２―１のうち２―１―１はスイツ
チS1jを動作させ、クロツクパルスで静電容量
C11，C12，C13，……Ｃ1oに入力信号を充電させ
る。
チS1jを動作させ、クロツクパルスで静電容量
C11，C12，C13，……Ｃ1oに入力信号を充電させ
る。
２―１―２はスイツチS2jを動作するクロツク
パルスで、２―１―３はスイツチS3jを、２―１
―４はスイツチS4jを、……２―１―ｎはスイツ
チＳoｊを夫々動作させるクロツクパルスで、
夫々静電容量C21，C22，C23，…Ｃ2o、C31，
C32，C33…Ｃ3o、C41，C42，C43…Ｃ4o、……Ｃo
１，Ｃo2，Ｃo3…Ｃooを充電させる。
パルスで、２―１―３はスイツチS3jを、２―１
―４はスイツチS4jを、……２―１―ｎはスイツ
チＳoｊを夫々動作させるクロツクパルスで、
夫々静電容量C21，C22，C23，…Ｃ2o、C31，
C32，C33…Ｃ3o、C41，C42，C43…Ｃ4o、……Ｃo
１，Ｃo2，Ｃo3…Ｃooを充電させる。
読み出しクロツクパルス２―２のうち、２―２
―１はスイツチSj（ｎ−ｊ＋２）を動作するクロ
ツクパルス、２―２―２はスイツチSj（ｎ−ｊ＋
３）を動作させるクロツクパルス、２―２―３は
スイツチSj（ｎ−ｊ＋４）を、……２―２―ｎは
スイツチSj（ｎ−ｊ＋１）を夫々動作させるクロ
ツクパルスである。
―１はスイツチSj（ｎ−ｊ＋２）を動作するクロ
ツクパルス、２―２―２はスイツチSj（ｎ−ｊ＋
３）を動作させるクロツクパルス、２―２―３は
スイツチSj（ｎ−ｊ＋４）を、……２―２―ｎは
スイツチSj（ｎ−ｊ＋１）を夫々動作させるクロ
ツクパルスである。
第３図は本発明のトランスバーサル・フイルタ
の入力信号の書き込み読み出しを図で説明するも
のである。
の入力信号の書き込み読み出しを図で説明するも
のである。
書き込み，読み出しは第２図のクロツクパルス
によつて行われる。
によつて行われる。
説明の都合上、64ケの静電容量が８行×８列に
配置され、各行の静電容量は夫々所望の伝送特性
に適合するように重みづけされ、各列の静電容量
は同一であるとする。図で７は静電容量行で３
１，３２……３８の入力信号による充電の状況を
示す。８―１は３１，２２，１３の読み出しを表
わし、８―２は８４，７５，６６，５７，４８の
読み出しを表わす。
配置され、各行の静電容量は夫々所望の伝送特性
に適合するように重みづけされ、各列の静電容量
は同一であるとする。図で７は静電容量行で３
１，３２……３８の入力信号による充電の状況を
示す。８―１は３１，２２，１３の読み出しを表
わし、８―２は８４，７５，６６，５７，４８の
読み出しを表わす。
図の中の数字は静電容量のサフイツクスで、例
えば１１はC11を意味し、１２はC12を意味する。
またＶ3T，Ｖ2T，Ｖ1T，Ｖ0T，Ｖ-Tは入力信号に
よつて充電された静電容量の電位を表わし、Ｔは
時間間隔を示す。
えば１１はC11を意味し、１２はC12を意味する。
またＶ3T，Ｖ2T，Ｖ1T，Ｖ0T，Ｖ-Tは入力信号に
よつて充電された静電容量の電位を表わし、Ｔは
時間間隔を示す。
第２図の書き込みクロツクパルス２―１によつ
て図の上方よりの静電容量行１１，１２，１３…
…１８，２１，２２，２３……２８等が各行毎に
入力信号をＴ時間の間隔で充電しているものとす
る。
て図の上方よりの静電容量行１１，１２，１３…
…１８，２１，２２，２３……２８等が各行毎に
入力信号をＴ時間の間隔で充電しているものとす
る。
第２図の書き込みクロツクパルス２―１―３に
よつて静電容量行７がτ（＜Ｔ）の期間、同時に
充電され、次のＴ―τ時間に読み出しクロツクパ
ルスによつて静電容量３１，２２，１３，８４，
７５，６６，５７，４８の電荷が読み出される。
その時の読み出し出力Vout（3T）は、 Vout（3T）＝Ｃ３１Ｖ（３Ｔ）＋Ｃ２２Ｖ（２Ｔ）＋Ｃ１３Ｖ（１Ｔ）＋／ＣＴ Ｃ８４Ｖ（０Ｔ）＋Ｃ７５Ｖ（−１Ｔ）＋…＋Ｃ４８Ｖ（−４Ｔ）／ ここにＣT＝C31＋C22＋C13＋C84＋C75＋……＋
C48となる。
よつて静電容量行７がτ（＜Ｔ）の期間、同時に
充電され、次のＴ―τ時間に読み出しクロツクパ
ルスによつて静電容量３１，２２，１３，８４，
７５，６６，５７，４８の電荷が読み出される。
その時の読み出し出力Vout（3T）は、 Vout（3T）＝Ｃ３１Ｖ（３Ｔ）＋Ｃ２２Ｖ（２Ｔ）＋Ｃ１３Ｖ（１Ｔ）＋／ＣＴ Ｃ８４Ｖ（０Ｔ）＋Ｃ７５Ｖ（−１Ｔ）＋…＋Ｃ４８Ｖ（−４Ｔ）／ ここにＣT＝C31＋C22＋C13＋C84＋C75＋……＋
C48となる。
次の静電容量行４１，４２，４３……４８につ
いても上記と同様に書き込み読み出しが行なわ
れ、その読み出し出力Vout（4T）は Vout（4T）＝Ｃ４１Ｖ（４Ｔ）＋Ｃ３２Ｖ（３Ｔ）＋Ｃ２３Ｖ（２Ｔ）＋／ＣＴ Ｃ８５Ｖ（１Ｔ）＋Ｃ７６Ｖ（０Ｔ）＋…＋Ｃ５８Ｖ（−３Ｔ）／ 以下同様な手法で書き込み読み出しが行なわれ
る。
いても上記と同様に書き込み読み出しが行なわ
れ、その読み出し出力Vout（4T）は Vout（4T）＝Ｃ４１Ｖ（４Ｔ）＋Ｃ３２Ｖ（３Ｔ）＋Ｃ２３Ｖ（２Ｔ）＋／ＣＴ Ｃ８５Ｖ（１Ｔ）＋Ｃ７６Ｖ（０Ｔ）＋…＋Ｃ５８Ｖ（−３Ｔ）／ 以下同様な手法で書き込み読み出しが行なわれ
る。
第４図は本発明の実施例であつて、スイツチを
持つた静電容量がｎ行ｎ列に配置されている図
で、１１は入力端子、１２は出力端子、１３は
A1〜Ａoのトランスバーサル・フイルタの重みづ
け係数を持つ係数器で、静電容量行の各静電容
量、例えば１４のときはC11はA1の重づけ係数
を、C12はA2の重みづけ係数を、C13はA3の重み
づけ係数を、……Ｃ1oはＡoの重みづけ係数を付
与される。１５，１６についても同様な静電容量
行である。各列の静電容量は同一容量の静電容量
である。１７は静電容量に直結したスイツチ群
で、入，出力、中点を有し、図中スイツチS11は
静電容量C11に接続され、S12はC12に、S13はC13
に…Ｓ1oはＣ1oに夫々接続されている。
持つた静電容量がｎ行ｎ列に配置されている図
で、１１は入力端子、１２は出力端子、１３は
A1〜Ａoのトランスバーサル・フイルタの重みづ
け係数を持つ係数器で、静電容量行の各静電容
量、例えば１４のときはC11はA1の重づけ係数
を、C12はA2の重みづけ係数を、C13はA3の重み
づけ係数を、……Ｃ1oはＡoの重みづけ係数を付
与される。１５，１６についても同様な静電容量
行である。各列の静電容量は同一容量の静電容量
である。１７は静電容量に直結したスイツチ群
で、入，出力、中点を有し、図中スイツチS11は
静電容量C11に接続され、S12はC12に、S13はC13
に…Ｓ1oはＣ1oに夫々接続されている。
スイツチ群１８，１９も１７と同じ形式のスイ
ツチで、C21はS21に、C22はS22に、Ｃ2oはＳ2o
に、またＣo1はＳo1に、Ｃo2はＳo2にＣooはＳooに
夫々接続されている。２０はアースである。
ツチで、C21はS21に、C22はS22に、Ｃ2oはＳ2o
に、またＣo1はＳo1に、Ｃo2はＳo2にＣooはＳooに
夫々接続されている。２０はアースである。
第５図は静電容量に正係数を与えるためのスイ
ツチと静電容量の組合せを示す図で、図において
２１はスイツチで、２１―１は入力側の接点、２
１―２は中点、２１―３は出力側の接点、２１―
４は各接点に接続する接触子、２２は静電容量で
ある。
ツチと静電容量の組合せを示す図で、図において
２１はスイツチで、２１―１は入力側の接点、２
１―２は中点、２１―３は出力側の接点、２１―
４は各接点に接続する接触子、２２は静電容量で
ある。
この場合、入力端子INよりの入力信号が２１
―１を通つて静電容量２２に充電されると電荷は
アースに対し正となるから、接触子２１―４が２
１―３に接続されれば入力信号は正の状態で出力
端子OUTから出力される。
―１を通つて静電容量２２に充電されると電荷は
アースに対し正となるから、接触子２１―４が２
１―３に接続されれば入力信号は正の状態で出力
端子OUTから出力される。
第６図は負係数を与えるときに用いられる静電
容量とスイツチとの組合せである。
容量とスイツチとの組合せである。
図で２３，２５はスイツチ、２４は静電容量を
示す。
示す。
入力端子INに入力信号が入力されると、スイ
ツチ２３の２３―１を経て、静電容量２４に充電
される。この時の電荷の正負は２５―１につなが
るアース２０′側が負である。
ツチ２３の２３―１を経て、静電容量２４に充電
される。この時の電荷の正負は２５―１につなが
るアース２０′側が負である。
この電荷が出力される時はスイツチ２３の接触
子２３―４が２３―３につながれてアース２０に
接続され、スイツチ２５の接触子２５―４が２５
―３につながれると静電容量の正負が反転され
て、入力信号は負係数を与えられた信号として出
力される。
子２３―４が２３―３につながれてアース２０に
接続され、スイツチ２５の接触子２５―４が２５
―３につながれると静電容量の正負が反転され
て、入力信号は負係数を与えられた信号として出
力される。
第５図，第６図により説明した正係数，負係数
はトランスバーサル・フイルタの伝送特性によつ
て使用されるものである。
はトランスバーサル・フイルタの伝送特性によつ
て使用されるものである。
第７図は本発明に使用される電子スイツチでＣ
MOSによるトランジスタスイツチで端子２６
よりのクロツクパルスによつてスイツチがON，
OFFされる。図でINは入力端子、OUTは出力端
子、２７はインバータでクロツクパルスが反転さ
れる。２８，２９はＰチヤンネルのMOSトラン
ジスタ、３０，３１はＮチヤンネルのMOSトラ
ンジスタで、２８と３０，２９と３１とでＣ
MOSトランジスタとなつている。Cijは静電容量
である。
MOSによるトランジスタスイツチで端子２６
よりのクロツクパルスによつてスイツチがON，
OFFされる。図でINは入力端子、OUTは出力端
子、２７はインバータでクロツクパルスが反転さ
れる。２８，２９はＰチヤンネルのMOSトラン
ジスタ、３０，３１はＮチヤンネルのMOSトラ
ンジスタで、２８と３０，２９と３１とでＣ
MOSトランジスタとなつている。Cijは静電容量
である。
図で２６よりクロツクパルスが入力されると
MOSトランジスタ２９と３０に入力され、同時
にインバータ２７により前記クロツクパルスが反
転されてMOSトランジスタ２８と３１に入力さ
れる。クロツクパルスがHigh levelの時２８，３
０は導通され、２９，３１は不導通状態となり
INよりの入力信号は電子スイツチ２８，３０を
経て静電容量Cijに充電される。次にクロツクパ
ルスがHigh Level（第２図）よりLow Level
（第２図）になると２８，３０は不導通状態とな
り、２９，３１が導通状態となつて、スイツチ２
９，３１を経てCijの電荷が出力端子OUT側に接
続される。
MOSトランジスタ２９と３０に入力され、同時
にインバータ２７により前記クロツクパルスが反
転されてMOSトランジスタ２８と３１に入力さ
れる。クロツクパルスがHigh levelの時２８，３
０は導通され、２９，３１は不導通状態となり
INよりの入力信号は電子スイツチ２８，３０を
経て静電容量Cijに充電される。次にクロツクパ
ルスがHigh Level（第２図）よりLow Level
（第２図）になると２８，３０は不導通状態とな
り、２９，３１が導通状態となつて、スイツチ２
９，３１を経てCijの電荷が出力端子OUT側に接
続される。
トランスバーサル・フイルタの動作を第２図，
第４図を用いて説明する。
第４図を用いて説明する。
第４図で、入力端子１１より入力信号が入力信
号が入力され、第２図の書き込みクロツクパルス
２―１―１によつてスイツチS1j（S11，S12…Ｓ1
ｏ）が入力側に接続されると入力信号は静電容量
行C11，C12…Ｃ1oをτ（＜Ｔ）時間充電する。次
にt1からＴ時間後に書き込みパルス２―１―２に
よつてスイツチＳ2j（S21，S22，S23…Ｓ2o）が動
作して……入力側に静電容量行C21，C22，C23…
Ｃ2oが接続され入力信号を充電する。
号が入力され、第２図の書き込みクロツクパルス
２―１―１によつてスイツチS1j（S11，S12…Ｓ1
ｏ）が入力側に接続されると入力信号は静電容量
行C11，C12…Ｃ1oをτ（＜Ｔ）時間充電する。次
にt1からＴ時間後に書き込みパルス２―１―２に
よつてスイツチＳ2j（S21，S22，S23…Ｓ2o）が動
作して……入力側に静電容量行C21，C22，C23…
Ｃ2oが接続され入力信号を充電する。
入力信号によつて各行の静電容量がＴ時間の間
隔で充電された次にt1−t0＝Ｔ／２時間後にスイツチ Sj（ｎ−ｊ＋２）が，t3−t0＝Ｔ＋Ｔ／２時間後にス イツチSj（ｎ−ｊ＋３）が、t5−t0＝2T＋Ｔ／２時間 後にスイツチSj（ｎ−ｊ＋４）が夫々動作して出
力側に接続されＴ−Ｔ／２＝Ｔ／２時間充電された入力
信 号を出力する、この状況はすでに第３図で説明し
た通りである。
隔で充電された次にt1−t0＝Ｔ／２時間後にスイツチ Sj（ｎ−ｊ＋２）が，t3−t0＝Ｔ＋Ｔ／２時間後にス イツチSj（ｎ−ｊ＋３）が、t5−t0＝2T＋Ｔ／２時間 後にスイツチSj（ｎ−ｊ＋４）が夫々動作して出
力側に接続されＴ−Ｔ／２＝Ｔ／２時間充電された入力
信 号を出力する、この状況はすでに第３図で説明し
た通りである。
いま、ｉ行の静電容量に充電される入力電荷は
Qij＝Cij Vin〔it〕，ｊ＝１〜ｎ
出力電圧Vout（iT）は
ここにａ＝ｉ＋１−（（ｎ−ｊ＋ｉ＋１））
（（ ））はｎを法とする整数
いま(2)式において、ｌ＝（（ｎ−ｊ＋ｉ＋１）），hl
＝C0・Ａ(l)とすれば、 となりトランスバーサル・フイルタを表わす。以
上、LSIフイルタとして、Op―Ampを用いない
トランスバーサルフイルタをキヤパシタスイツチ
ングすることにより実現可能となる。
＝C0・Ａ(l)とすれば、 となりトランスバーサル・フイルタを表わす。以
上、LSIフイルタとして、Op―Ampを用いない
トランスバーサルフイルタをキヤパシタスイツチ
ングすることにより実現可能となる。
第１図はトランスバーサル・フイルタの原理図
で、第２図は本発明のトランスバーサル、フイル
タの書き込み、読み出し出力を動作させるクロツ
クパルスのタイムチヤート、第３図は、本発明の
書き込み信号及び読み出し出力を説明するための
図、第４図は本発明の実施例を示す図、第５図は
正係数を与える回路、第６図は負係数を与える回
路を示す図、第７図はトランジスタスイツチを示
す図である。
で、第２図は本発明のトランスバーサル、フイル
タの書き込み、読み出し出力を動作させるクロツ
クパルスのタイムチヤート、第３図は、本発明の
書き込み信号及び読み出し出力を説明するための
図、第４図は本発明の実施例を示す図、第５図は
正係数を与える回路、第６図は負係数を与える回
路を示す図、第７図はトランジスタスイツチを示
す図である。
Claims (1)
- 【特許請求の範囲】 １ 静電容量がｎ行ｎ列のマトリツクス状に配置
され、該静電容量の各々は入、出力端子に接続さ
れる切替スイツチを有するとともに、前記各静電
容量の各行のそれぞれの静電容量はトランスバー
サル・フイルタの係数が重みづけられ、 Ｉ行Ｊ列から前記静電容量の充電を開始するに
際し、 行数が１づつ増加する方向に順次行毎の静電容
量をＴ時間間隔で入力信号をτ（＜Ｔ）時間だけ
充電するように前記切替スイツチを制御し、 行数が１づつ減少し、列数が１づつ増加する方
向の静電容量が蓄積した充電電荷を出力端子に出
力するように前記切替スイツチを制御して出力信
号を得るように構成したことを特徴とするトラン
スバーサル・フイルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14746979A JPS5671324A (en) | 1979-11-14 | 1979-11-14 | Transversal filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14746979A JPS5671324A (en) | 1979-11-14 | 1979-11-14 | Transversal filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5671324A JPS5671324A (en) | 1981-06-13 |
| JPS6252968B2 true JPS6252968B2 (ja) | 1987-11-09 |
Family
ID=15431080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14746979A Granted JPS5671324A (en) | 1979-11-14 | 1979-11-14 | Transversal filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5671324A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6964890B1 (en) | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161117A (ja) * | 1983-03-04 | 1984-09-11 | Nec Corp | スイツチト・キヤパシタ形ケ−ブル等化器 |
| JP5554464B2 (ja) * | 2006-04-07 | 2014-07-23 | パナソニック株式会社 | フィルタ装置 |
| CN101454975B (zh) * | 2006-06-08 | 2011-08-24 | 松下电器产业株式会社 | 离散滤波器、采样混频器以及无线装置 |
-
1979
- 1979-11-14 JP JP14746979A patent/JPS5671324A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6964890B1 (en) | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7564057B1 (en) | 1992-03-17 | 2009-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an aluminum nitride film |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5671324A (en) | 1981-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007299B1 (ko) | 반도체 집적회로 | |
| US5973536A (en) | Switched capacitor filter | |
| US4189749A (en) | Solid state image sensing device | |
| WO1981003589A1 (en) | Switched-capacitor interpolation filter | |
| JPS6252968B2 (ja) | ||
| JPS61276411A (ja) | 除去フイルタ | |
| JPH0252455B2 (ja) | ||
| US4296392A (en) | Switched capacitor bilinear resistors | |
| JPS6149562A (ja) | イメ−ジセンサ信号読出回路 | |
| US4356463A (en) | Filtering device using the transfer of electrical charges into a semiconductor | |
| EP0233020A2 (en) | Switch array apparatus for use in a photoelectric conversion device | |
| CA1151296A (en) | Hadamard converters employing charge transfer devices | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| JP3037502B2 (ja) | スイッチトキャパシタサンプルホールド遅延回路 | |
| JPS637487B2 (ja) | ||
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JPH0575360B2 (ja) | ||
| JP3144154B2 (ja) | サンプルホールド回路 | |
| JPH01109975A (ja) | イメージセンサの読出回路 | |
| SU1309085A1 (ru) | Аналоговое запоминающее устройство | |
| JPS6221290B2 (ja) | ||
| JPS6022699Y2 (ja) | 固体撮像素子用増幅器 | |
| JPH041397B2 (ja) | ||
| JPS58107712A (ja) | トランスバ−サルフイルタ | |
| SU1352620A1 (ru) | Трансверсальный фильтр на приборах с зар довой св зью с фиксированными весовыми коэффициентами |