JPS6253852B2 - - Google Patents

Info

Publication number
JPS6253852B2
JPS6253852B2 JP58060220A JP6022083A JPS6253852B2 JP S6253852 B2 JPS6253852 B2 JP S6253852B2 JP 58060220 A JP58060220 A JP 58060220A JP 6022083 A JP6022083 A JP 6022083A JP S6253852 B2 JPS6253852 B2 JP S6253852B2
Authority
JP
Japan
Prior art keywords
point
input
grid
points
input point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58060220A
Other languages
English (en)
Other versions
JPS59184933A (ja
Inventor
Makoto Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP58060220A priority Critical patent/JPS59184933A/ja
Publication of JPS59184933A publication Critical patent/JPS59184933A/ja
Publication of JPS6253852B2 publication Critical patent/JPS6253852B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、描画物体により描かれる画像の情報
を情報処理装置等へ入力する描画像入力装置に関
する。
従来例の構成とその問題点 描画物体を検出する検出要素をマトリツクスの
各格子点に配置した描画物体検出手段を用い、描
画物体によつて描かれる画像の情報を情報処理装
置等へ入力する描画像入力装置がある。上記描画
物体検出手段の代表的なものとしては、狭い間隙
をあけて互いに対向させた一方の絶縁フイルムの
内面に多数のX軸ラインを、他方の絶縁フイルム
の内面に多数のY軸ラインを、それぞれ導電ペー
ストの塗布によつて形成し、X軸ラインとY軸ラ
インの交差点、つまりマトリツクスの格子点を描
画物体で押圧すると閉じる感圧スイツチ(検出要
素)として作用させるスイツチマトリツクスがあ
る。
このような描画像入力装置においては、描画物
体検出手段の各格子点を順に繰り返し走査するこ
とにより、描画物体を検出中の格子点を描画像の
入力点と認識し、各入力点の位置情報を描画像情
報として情報処理装置等へ入力するようになつて
いる。しかし従来は、描画物体の移動速度、つま
り描画速度が走査速度に比べて遅い場合、同一の
入力点位置情報が何回も繰返しサンプリングされ
る結果、入力される描画像情報に重複が多くな
り、描画像情報の処理、蓄積、伝送等の効率が悪
いという問題があつた。また、描画像情報の重複
を減らすために走査速度を制限すると、描画速度
の速い場合に描画像の一部の情報が欠落するとい
う問題があつた。
発明の目的 本発明は前記の問題を解消するものであり、描
画速度の遅速に関係なく、重複および欠落のない
描画像情報を入力できるようにした描画像入力装
置を提供することを目的とする。
発明の構成 本発明は第1図に示す構成である。即ち、走査
手段は前記のスイツチマトリツクス等の描画物体
検出手段の格子点を順に繰り返し走査し、各格子
点の検出要素の状態信号を出力する。入力点判別
手段は状態信号から描画物体を検出中の検出要素
の位置する1つ以上の格子点を入力点と判別し、
記憶手段はこの入力点の位置情報を記憶する。標
本化手段は、各回の走査期間に検出した各格子点
の状態信号と記憶手段に記憶されている入力点の
情報を比較し、入力点から無入力点に変化した1
つ以上の格子点より少なくとも1つの格子点を選
別し、その格子点の位置情報を描画像情報として
サンプリングする。
実施例の説明 以下、図面を参照して本発明の実施例による描
画像入力装置を説明する。
第2図は描画像入力装置のブロツク図である。
1は前述のスイツチマトリツクスであり、多数の
Y軸ライン2Yと多数のX軸ライン2Xが引き出
されている。3Yはスイツチマトリツクス1のY
軸走査回路であり、走査座標信号a中のY軸座標
信号をデコードするデコーダ回路と、そのデコー
ダ回路で選択されたY軸ライン2Yの1本を選択
的に駆動するドライバ回路から成る。3Xはスイ
ツチマトリツクス1のX軸走査回路であり、走査
座標信号a中のX軸座標信号で指定される1本の
X軸ライン2Xを選択するセレクタ回路と、この
セレクタ回路で選択されたX軸ライン2Xの電位
にしたがつて論理“1”または論理“0”のレベ
ルの状態信号bを出力するセンス回路から成る。
即ち、スイツチマトリツクス1の全格子点のう
ち、走査座標信号aで指定される1つの格子点に
形成された感圧スイツチ(検出要素)が閉じてい
れば(その格子点の位置に描画物体(図示せず)
による押圧力が加わつていれば)状態信号bは論
理“1”レベル、開いていれば(描画像物体によ
る押圧が加わつていなければ)状態信号bは論理
“0”レベルとなる。
4はマイクロコンピユータであり、CPU、プ
ログラムを格納したROM、データを読み書きで
きるRAMやレジスタ、入出力ポート等を1つ、
または複数のチツプで構成した公知のものであ
る。前記の状態信号bは入出力ポートを通じて
CPUに読み込まれ、走査座標信号aはCPUによ
つて設定され入出力ポートを介して出力される。
5はスイツチマトリツクス1の各格子点(検出
要素)とビツトが1対1に対応付けられたメモリ
であり、インターフエイス信号cによつてマイク
ロコンピユータ4によりアクセスされる。なお、
このメモリ5を格別設けず、マイクロコンピユー
タ4内のRAMをメモリ5として利用するように
してもよい。マイクロコンピユータ4はまた、外
部装置(図示せず)とのインターフエイス信号d
も有する。
マイクロコンピユータ4は内部のROMに格納
されているプログラムにしたがつて動作するが、
第3図はそのプログラムのフローチヤートであ
る。以下、このフローチヤートを参照しながら描
画像入力装置の動作を順を追つて説明する。
マイクロコンピユータ4はまず、インタフエー
ス信号cを通じてメモリ5の全ビツトに“0”を
書き込み、メモリ5を初期化する(ステツプ
1)。つぎに、走査座標とメモリアドレス(RAM
内の特定のレジスタ領域、またはCPU内の特定
のレジスタの記憶内容)を初期値に設定する。
(ステツプ2)。
次にマイクロコンピユータ4は走査座標に対応
する走査座標信号aを出力する(ステツプ3)。
Y軸走査回路3YとX軸走査回路3Xによつて、
スイツチマトリツクス1の走査座標信号aで指定
される座標にある1つの格子点が走査され、その
格子点に対応する状態信号bがX軸走査回路3X
より出力する。マイクロコンピユータ4は状態信
号bの状態を読み込み(ステツプ4)、状態信号
bが論理“1”のレベルか判定する(ステツプ
5)。判定結果がYES(真)ならば、現在走査中
の格子点を入力点と判別し、インターフエイス信
号cを通じてメモリアドレスをメモリ5へ出力し
(ステツプ6)、そのアドレスのメモリビツトに
“1”を書き込む(ステツプ7)。
ここで、メモリ5の各ビツトはスイツチマトリ
ツクス1の各格子点と1対1に対応している。し
たがつて、メモリ5の“1”ビツトはそれに対応
する格子点が入力点と判別されたことを示す情
報、即ち1つの入力点の位置(座標)情報であ
る。
ステツプ7の次に、マイクロコンピユータ4は
走査座標とメモリアドレスを更新する(ステツプ
13)。即ち、現在走査している格子点の1つ隣
りの格子点を指定するように走査座標を設定し直
し、また、それに対応してメモリアドレスを設定
し直す。なお、走査座標が最終値に達した後は、
改めて初期値に設定する。ステツプ13の次はス
テツプ3に戻る。
ステツプ5の判定結果がNO(偽)の場合は、
マイクロコンピユータ4はインターフエイス信号
cを通じてメモリアドレスをメモリ5に出力し
(ステツプ8)、そのアドレスのメモリビツトを読
み出し(ステツプ9)、そのメモリビツトが
“1”か判定する(ステツプ10)。この判定結果
がNOであれば、現在走査中の格子点は1回前の
走査時においても入力点と判別されなかつたとい
うことであり、ステツプ13へ飛ぶ。判定結果が
YESであれば、現在走査中の格子点は前回の走
査時に入力点と判別され、今回の走査では入力点
でないと判別されたということであり、マイクロ
コンピユータ4はその入力点を有効な入力点と判
断し、その入力点の位置情報を画像情報としてサ
ンプリングする処理を実行する。即ち、そのメモ
リビツトに“0”を書き込み(ステツプ11)、
現在の走査座標(これはそのメモリビツトのアド
レスと対応している)をインターフエイス信号d
により外部装置へ入力する(ステツプ12)。ス
テツプ12の実行後にステツプ13へ進む。
このように、マイクロコンピユータ4はプログ
ラムの制御の下に、入力点判定手段と標化手段の
機能、X軸走査回路3XおよびY軸走査回路3Y
と協動して走査手段の機能、メモリ5と協動して
記憶手段の機能を、それぞれ実現している。
ここで、上記の描画像情報のサンプリング動作
について第4図により説明する。
今、A〜Gの7個の格子点に注目し、1回目の
走査期間に第4図の上段に示すように斜線を施し
たA,B,Cの格子点が入力点と判別されたとす
る。格子点A,B,Cに対応するメモリ5のビツ
トに“1”が書き込まれる。メモリ5は初期設定
されており、格子点D〜Gに対応のビツトは
“0”になつている。したがつて、ステツプ1
1,12はスキツプされるから、描画像情報のサ
ンプリングは行われない。
2回目の走査で、第4図の中段に示すように斜
線を施したC,D,Eの格子点が入力点と判別さ
れたとする。つまり、描画物体が右方向へ2格子
間隔分だけ移動したわけである。この場合、1回
目の走査で入力点と判別され位置情報がメモリ5
に記憶された格子点A,B,Cのうち、2回目の
走査で入力点とは判別されない格子点A,Bの位
置情報がサンプリングされる。
3回目の走査で、第4図下段に示すようにD,
E,Fの格子点が入力点と判別されたとする。こ
の場合、2回目の走査で入力点と判別され、3回
目の走査で入力点と判定されない格子点Cの位置
情報がサンプリングされる。これで、A,B,C
の各格子点の位置情報が重複することなくサンプ
リングされたわけである。
因みに、1回目と2回目の各走査で入力点と判
別された格子点の位置情報を単純にサンプリング
した場合、第4図の例では、格子点Cの位置情報
が2度サンプリングされることになり、描画像情
報の重複が生じる。
このように本発明によれば、同一の格子点が続
けて入力点と判別されてもその位置情報は1回し
かサンプリングされないため、重複のない描画像
情報を情報処理等へ入力することができる。ま
た、描画像情報の重複問題がないのでスイツチマ
トリツクス1の走査を支障なく十分に高速化し、
描画速度の速い場合でも欠落のない描画像情報を
入力することができる。
なお前記実施例においては、ステツプ12で有
効入力点の位置情報としてその時点の走査座標を
抽出したが、この走査座標とその有効入力点と対
応メモリビツトのアドレスとは1対1の対応関係
にあるから、そのアドレスを有効入力点の位置情
報として抽出するようにしてもよい。また、入力
点に対応するメモリビツトを“1”にセツトする
形式で入力点位置情報を記憶する代りに、入力点
の走査座標そのものをマイクロコンピユータ4内
のRAM等のメモリに記憶するようにしてもよ
い。この場合、走査中の格子点が非入力点と判別
されたら、メモリをサーチしてその格子点の走査
座標を捜し、見つかれば、その走査座標をサンプ
リングするようにステツプ8〜12を変更すれば
よい。また前記実施例では、有効入力点の選別の
ために、メモリ5の記憶内容を参照するだけでな
く、入力点判別手段の出力をも同時に参照するよ
うにしている(ステツプ5)。しかし、連続する
2回分以上の走査期間における入力点の位置情報
をメモリ5に記憶するようにすれば、メモリ5を
参照するだけで有効入力点の選別が可能であるこ
とは明らかである。
さらに前記実施例では、前回の走査で入力点と
判定され、今回の走査で非入力点と判定される格
子点をすべて有効入力点としたが、その格子点の
一部のみ有効入力点とし、その位置情報をサンプ
リングするようにしてもよい。このような処理
は、マイクロコンピユータのプログラムを例えば
第5図のフローチヤートに示すように一部変更す
ることで容易に実現できる。以下、この場合の描
画像入力装置の動作について説明する。
ステツプ1〜11,13は、第3図中の対応ス
テツプと同じ内容であるので、説明は省略する。
ステツプ11とステツプ13の間に、ステツプ
20〜22が追加されている。マイクロコンピユ
ータ4は、ステツプ20で入力点検出フラグ
(CPU内の特定フラグ、またはRAMの特定ビツ
ト)を“1”にセツトし、ステツプ21で現在の
走査座標(メモリアドレスでもよい)を、RAM
内に確保した走査座標記憶域に書き込む。ステツ
プ22では、現在の走査座標が最終走査座標と一
致するか判定する。判定結果がNOならば、マイ
クロコンピユータ4はステツプ13を実行する
が、判定結果がYESならばステツプ23へ分岐
する。即ち、スイツチマトリツクス1の全格子点
を1回走査するまで、ステツプ3からステツプ1
3のループを繰り返し実行し、その間は描画像情
報のサンプリングは行わず、スイツチマトリツク
ス1の全面走査を終了すると、ステツプ23以降
の描画像情報のサンプリング処理へ進む。
ステツプ23へ分岐した場合、マイクロコンピ
ユータ4は入力点検出フラグがセツト状態である
か判定する。この判定の結果がNOの場合、即
ち、今回の走査では非入力点で、前回の走査では
入力点であつた格子点が1つも存在しない場合、
マイクロコンピユータ4はステツプ2へ戻るた
め、描画像情報のサンプリングは行われない。前
回走査の入力点のうち、1つでも今回走査で非入
力点となつた場合は、ステツプ23の判定結果は
YESとなるから、マイクロコンピユータ4はス
テツプ24へ進む。このステツプ24では、
RAM内の走査座標記憶域に記憶されている入力
点の走査座標を順に読み、入力点が1つならそれ
を有効入力点として選び、入力点が2つ以上ある
なら、その中の最左上端の1つの入力点を有効入
力点として選ぶ。そして、この有効入力点の走査
座標(位置情報)を描画像情報としてインターフ
エイス信号dによつて外部装置へ出力し(ステツ
プ25)、RAMの走査座標記憶域のクリア(ステ
ツプ26)、入力点検出フラグのリセツト(ステ
ツプ27)を行つてから、ステツプ2へ戻る。
なお、ステツプ24では複数の入力点のうちの
最左上端の入力点を有効入力点として選んだが、
その選別方法はこれに限るものではない。例え
ば、複数の入力点のうち、中心に位置する1つを
有効入力点として選ぶようにしてもよい。また、
2つ以上の入力点を有効入力点として選別するよ
うにしてもよい。
このように、複数の入力点のうちの1個または
一定数の入力点だけを有効入力点とする処理を行
うと、描画像情報量を減らすことができ、その蓄
積や伝送等の効率の面で有利である。また、描画
物体の太さ(スイツチマトリツクス1との接触面
積)に関係なく、一定の線幅の描画像の情報を得
られるから、描画像情報の細線化処理や定線幅化
処理が不要になるという利点もある。
以上、マイクロコンピユータを利用した実施例
について説明した。しかし、前記実施例において
マイクロコンピユータの機能で実現した各手段
を、ハードウエアで置き換えることも可能であ
る。
発明の効果 本発明は以上説明した通り、描画物体検出手段
の各格子点を走査手段により順に繰り返し走査
し、各格子点の検出要素の状態信号を入力点判別
手段へ入力し、各走査回における入力点の判別を
行い、その入力点の位置情報を記憶手段に記憶し
ておき、標本化手段で記憶手段に記憶されている
入力点位置情報を参照することにより、各走査回
の入力点のうち、次の走査回で非入力点となつた
少なくとも1つの入力点の位置情報を描画像情報
としてサンプリングする構成である。したがつて
重複のない描画像情報を情報処理装置等へ入力す
ることができ、また、描画物体検出手段の走査速
度を支障なく高速化し得るため、描画速度が速い
場合でも欠落のない描画像情報の入力が可能とな
る効果を達成できる。
【図面の簡単な説明】
第1図は本発明の構成を示す図、第2図は本発
明による描画像入力装置のブロツク図、第3図は
マイクロコンピユータのプログラムの一例を示す
フローチヤート、第4図は入力点位置情報のサン
プリングの説明図、第5図はマイクロコンピユー
タのプログラムの他の一例を示すフローチヤート
である。 1…スイツチマトリツクス、3X…X軸走査回
路、3Y…Y軸走査回路、4…マイクロコンピユ
ータ、5…メモリ。

Claims (1)

    【特許請求の範囲】
  1. 1 マトリツクスの各格子点に描画物体を検出す
    る検出要素を有する描画物体検出手段と、この描
    画物体検出手段の各格子点を順に繰り返し走査
    し、各格子点の検出要素の状態信号を出力する走
    査手段と、この走査手段の出力する状態信号から
    描画物体を検出中の検出要素のある格子点を入力
    点として判別する入力点判別手段と、この入力点
    判別手段により入力点と判別された1つ以上の格
    子点の位置情報を記憶する少なくとも1回の走査
    分の入力点を記憶できる容量を有する記憶手段
    と、前記入力点判別手段にて入力点として判別さ
    れた1つ以上の格子点を前記記憶手段に記憶する
    と同時に、前記記憶手段に記憶されている位置情
    報を参照して入力点から無入力点に変化した1つ
    以上の格子点から少なくとも1つの格子点を選別
    することによつて、その格子点の位置情報を描画
    像情報としてサンプリングする標本化手段とを具
    備する描画像入力装置。
JP58060220A 1983-04-05 1983-04-05 描画像入力装置 Granted JPS59184933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58060220A JPS59184933A (ja) 1983-04-05 1983-04-05 描画像入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58060220A JPS59184933A (ja) 1983-04-05 1983-04-05 描画像入力装置

Publications (2)

Publication Number Publication Date
JPS59184933A JPS59184933A (ja) 1984-10-20
JPS6253852B2 true JPS6253852B2 (ja) 1987-11-12

Family

ID=13135856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58060220A Granted JPS59184933A (ja) 1983-04-05 1983-04-05 描画像入力装置

Country Status (1)

Country Link
JP (1) JPS59184933A (ja)

Also Published As

Publication number Publication date
JPS59184933A (ja) 1984-10-20

Similar Documents

Publication Publication Date Title
JPH055142B2 (ja)
JPS5995660A (ja) デ−タ処理装置
JPS6253852B2 (ja)
JP2615050B2 (ja) 半導体メモリ
JPS61131084A (ja) 画像処理装置
JP4506256B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JP2757446B2 (ja) 細線化装置
JP4612352B2 (ja) ラベリング処理装置及びラベリング処理方法
CN121764872A (zh) 感存算一体化芯片、感知运算单元控制电路及方法
SU1624526A2 (ru) Запоминающее устройство с многоформатным доступом к данным
JPS6326784A (ja) 画像連結処理装置
JPS5968019A (ja) シ−ケンスコントロ−ラのプログラミング装置
JPH01199399A (ja) 半導体記憶装置
JPH09134209A (ja) プログラマブルコントローラにおける入出力処理値トレース方法およびプログラマブルコントローラ
JPH04232700A (ja) 半導体記憶装置
JPH01176397A (ja) メモリ試験装置
JPH0576655B2 (ja)
JPH0140379B2 (ja)
JPS60218182A (ja) 領域区分回路
JPH0652038A (ja) 半導体集積回路装置
JPS63171500A (ja) 記憶装置
JPH02289099A (ja) パターンデータ転送方式
JPH0477929A (ja) 割込み制御方式
JPS62196746A (ja) メモリ集積回路
JPS6367604A (ja) プロセス信号の変換装置