JPS6253976B2 - - Google Patents
Info
- Publication number
- JPS6253976B2 JPS6253976B2 JP58067503A JP6750383A JPS6253976B2 JP S6253976 B2 JPS6253976 B2 JP S6253976B2 JP 58067503 A JP58067503 A JP 58067503A JP 6750383 A JP6750383 A JP 6750383A JP S6253976 B2 JPS6253976 B2 JP S6253976B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- current
- stereo
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2227—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
この発明はステレオ復調器の出力回路に係り、
特に、電流反転回路で構成される出力回路のスイ
ツチング特性の改善に関する。
特に、電流反転回路で構成される出力回路のスイ
ツチング特性の改善に関する。
第１図及び第２図は従来のステレオ復調器の出
力回路を示している。ステレオ復調器２の入力端
子４Ａにはステレオ復合信号が与えられるととも
に、他方の入力端子４Ｂにはステレオ複合信号か
ら位相同期ループ等を介して得られた38KHzのス
イツチング信号が与えられる。ステレオ復調器２
はこれらの入力信号を合成して左右のステレオ信
号を分離するものであり、左右のステレオ信号を
取出すため一対の出力回路が設置されるが、説明
の都合上、一方の出力回路６のみを示している。
即ち、ステレオ復調器２の内部に設置にされた出
力側の増幅素子と、電源端子８から駆動電圧Vcc
が与えられる電源ラインとの間には、ベース・コ
レクタを共通に接続しダイオードとして構成され
たトランジスタ１０がエミツタを電源ライン側に
して接続されている。このトランジスタ１０のベ
ース・コレクタにはトランジスタ１２のベースが
共通に接続され、トランジスタ１２のエミツタは
前記電源ラインに接続されている。そして、トラ
ンジスタ１２のコレクタには出力端子１４が形成
され、この出力端子１４と基準電位点との間には
デイエンフアシス回路を構成する抵抗１６及びコ
ンデンサ１８が接続されている。
力回路を示している。ステレオ復調器２の入力端
子４Ａにはステレオ復合信号が与えられるととも
に、他方の入力端子４Ｂにはステレオ複合信号か
ら位相同期ループ等を介して得られた38KHzのス
イツチング信号が与えられる。ステレオ復調器２
はこれらの入力信号を合成して左右のステレオ信
号を分離するものであり、左右のステレオ信号を
取出すため一対の出力回路が設置されるが、説明
の都合上、一方の出力回路６のみを示している。
即ち、ステレオ復調器２の内部に設置にされた出
力側の増幅素子と、電源端子８から駆動電圧Vcc
が与えられる電源ラインとの間には、ベース・コ
レクタを共通に接続しダイオードとして構成され
たトランジスタ１０がエミツタを電源ライン側に
して接続されている。このトランジスタ１０のベ
ース・コレクタにはトランジスタ１２のベースが
共通に接続され、トランジスタ１２のエミツタは
前記電源ラインに接続されている。そして、トラ
ンジスタ１２のコレクタには出力端子１４が形成
され、この出力端子１４と基準電位点との間には
デイエンフアシス回路を構成する抵抗１６及びコ
ンデンサ１８が接続されている。
このような構成によれば、ステレオ復調器２で
得られたステレオ信号電流はトランジスタ１０を
介してトランジスタ１２に反転電流を生じさせ、
その出力端子１４からデイエンフアシス特性を付
与されたステレオ信号が取り出されることにな
る。
得られたステレオ信号電流はトランジスタ１０を
介してトランジスタ１２に反転電流を生じさせ、
その出力端子１４からデイエンフアシス特性を付
与されたステレオ信号が取り出されることにな
る。
また、第２図に示す従来のステレオ復調器の出
力回路６では、前記トランジスタ１０のベース・
コレクタ間をトランジスタ２０のベース・エミツ
タ間で短絡し、トランジスタ２０のコレクタを基
準電位点に接続したものである。このような回路
によつても、第１図に示す前記の出力回路６と同
様に出力端子１４からステレオ信号を取出すこと
ができる。
力回路６では、前記トランジスタ１０のベース・
コレクタ間をトランジスタ２０のベース・エミツ
タ間で短絡し、トランジスタ２０のコレクタを基
準電位点に接続したものである。このような回路
によつても、第１図に示す前記の出力回路６と同
様に出力端子１４からステレオ信号を取出すこと
ができる。
しかしながら、各出力回路６のトランジスタ１
０のコレクタに第３図Ａに示すスイツチング信号
を付与した場合、トランジスタ１０，１２のベー
ス・エミツタ間に浮遊容量Ｃが存在しているた
め、第３図Ｂに示すように、各スイツチング信号
の立上りが緩慢になり、破線で示す包絡線に達し
ない波形を生じる等波形歪を生じる。即ち、この
ようなステレオ復調器をモノラル信号の取出しに
用いる場合には、その歪率は小さく良好な信号を
得ることができるが、ステレオ複合信号中のメイ
ン信号（Ｒ＋Ｌ）及びサブ信号（Ｌ−Ｒ）の取出
しについてステレオ歪率が低下する欠点がある。
０のコレクタに第３図Ａに示すスイツチング信号
を付与した場合、トランジスタ１０，１２のベー
ス・エミツタ間に浮遊容量Ｃが存在しているた
め、第３図Ｂに示すように、各スイツチング信号
の立上りが緩慢になり、破線で示す包絡線に達し
ない波形を生じる等波形歪を生じる。即ち、この
ようなステレオ復調器をモノラル信号の取出しに
用いる場合には、その歪率は小さく良好な信号を
得ることができるが、ステレオ複合信号中のメイ
ン信号（Ｒ＋Ｌ）及びサブ信号（Ｌ−Ｒ）の取出
しについてステレオ歪率が低下する欠点がある。
この発明は、スイツチングの立上り特性を改善
し、波形歪の発生を防止したステレオ復調器の出
力回路の提供を目的とする。
し、波形歪の発生を防止したステレオ復調器の出
力回路の提供を目的とする。
この発明は、ステレオ復調器の出力電流を流す
第１のトランジスタと、この第１のトランジスタ
とベースが共通に接続され、前記出力電流の反転
出力を取出す第２のトランジスタと、前記第１の
トランジスタに流れる電流を増幅して第１及び第
２のトランジスタのベースに与える増幅器と、前
記第１及び第２のトランジスタのベースとエミツ
タ間に挿入された電流吸収素子とから構成したこ
とを特徴とする。
第１のトランジスタと、この第１のトランジスタ
とベースが共通に接続され、前記出力電流の反転
出力を取出す第２のトランジスタと、前記第１の
トランジスタに流れる電流を増幅して第１及び第
２のトランジスタのベースに与える増幅器と、前
記第１及び第２のトランジスタのベースとエミツ
タ間に挿入された電流吸収素子とから構成したこ
とを特徴とする。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第４図はこの発明のステレオ復調器の出力回路
の実施例を示し、第１図及び第２図の回路と同一
部分には同一符号を付してある。図において、ス
テレオ復調器２の内部の増幅素子と電源ラインと
の間に第１のトランジスタ２２がエミツタを電源
ライン側にして接続され、この第１のトランジス
タ２２とベースを共通に接続された第２のトラン
ジスタ２４が設置されている。トランジスタ２４
のエミツタはトランジスタ２２と同様にエミツタ
を電源ラインに接続され、このトランジスタ２４
のコレクタに形成された出力端子１４と基準電位
点との間にはデイエンフアシス回路を構成する抵
抗１６及びコンデンサ１８が接続されている。
の実施例を示し、第１図及び第２図の回路と同一
部分には同一符号を付してある。図において、ス
テレオ復調器２の内部の増幅素子と電源ラインと
の間に第１のトランジスタ２２がエミツタを電源
ライン側にして接続され、この第１のトランジス
タ２２とベースを共通に接続された第２のトラン
ジスタ２４が設置されている。トランジスタ２４
のエミツタはトランジスタ２２と同様にエミツタ
を電源ラインに接続され、このトランジスタ２４
のコレクタに形成された出力端子１４と基準電位
点との間にはデイエンフアシス回路を構成する抵
抗１６及びコンデンサ１８が接続されている。
また、トランジスタ２２のコレクタ電流を検出
して増幅し、その出力をトランジスタ２２，２４
のベースに与える増幅器２６が設置されている。
即ち、トランジスタ２２のコレクタにはトランジ
スタ２８のベースが接続され、このトランジスタ
２８のエミツタは抵抗３０を介して電源ラインに
接続され、そのコレクタと基準電位点との間には
ベース・コレクタを共通にしダイオードとしての
トランジスタ３２が接続されている。このトラン
ジスタ３２のベース・コレクタにはトランジスタ
３４のベースが共通に接続され、このトランジス
タ３４は前記トランジスタ２２，２４のベースと
基準電位点との間にエミツタを基準電位点側にし
て接続されている。
して増幅し、その出力をトランジスタ２２，２４
のベースに与える増幅器２６が設置されている。
即ち、トランジスタ２２のコレクタにはトランジ
スタ２８のベースが接続され、このトランジスタ
２８のエミツタは抵抗３０を介して電源ラインに
接続され、そのコレクタと基準電位点との間には
ベース・コレクタを共通にしダイオードとしての
トランジスタ３２が接続されている。このトラン
ジスタ３２のベース・コレクタにはトランジスタ
３４のベースが共通に接続され、このトランジス
タ３４は前記トランジスタ２２，２４のベースと
基準電位点との間にエミツタを基準電位点側にし
て接続されている。
そして、第１及び第２のトランジスタ２２，２
４のベースとエミツタとの間には、各トランジス
タ２２，２４に流れるベース電流を吸収するため
の電流吸収素子３６が接続されている。この電流
吸収素子３６は抵抗その他の素子で構成すること
ができる。
４のベースとエミツタとの間には、各トランジス
タ２２，２４に流れるベース電流を吸収するため
の電流吸収素子３６が接続されている。この電流
吸収素子３６は抵抗その他の素子で構成すること
ができる。
以上の構成において、その動作を説明する。出
力回路６は第１及び第２のトランジスタ２２，２
４と増幅器２６及び電流吸収素子３６で構成さ
れ、第１のトランジスタ２２に流れるステレオ復
調器２の出力電流は増幅器２６で増幅された後、
各トランジスタ２２，２４のベースに与えられ、
トランジスタ２４のコレクタに形成された出力端
子１４からトランジスタ２２に流れる電流の反転
出力であるステレオ信号をデイエンフアシス特性
を付与した後、取出すことができる。
力回路６は第１及び第２のトランジスタ２２，２
４と増幅器２６及び電流吸収素子３６で構成さ
れ、第１のトランジスタ２２に流れるステレオ復
調器２の出力電流は増幅器２６で増幅された後、
各トランジスタ２２，２４のベースに与えられ、
トランジスタ２４のコレクタに形成された出力端
子１４からトランジスタ２２に流れる電流の反転
出力であるステレオ信号をデイエンフアシス特性
を付与した後、取出すことができる。
このような回路によれば、出力回路６の駆動電
圧の低電圧化を図ることができるとともに、各ト
ランジスタ２２，２４のベースとエミツタ間に接
続された電流吸収素子３６によつて各トランジス
タ２２，２４のベースに流れる電流が吸収される
ため、ベース・エミツタ間に存在している浮遊容
量Ｃの充電による各トランジスタ２２，２４のス
イツチングの立上り特性の悪化を改善し、スイツ
チング波形の歪を抑制することができる。即ち、
第５図Ａに示す38KHzのスイツチング波形を第１
のトランジスタ２２のコレクタに与えた場合、各
トランジスタ２２，２４のベースには、第５図Ｂ
に示すように、入力波形とほぼ同等のスイツチン
グ波形を取出すことができる。
圧の低電圧化を図ることができるとともに、各ト
ランジスタ２２，２４のベースとエミツタ間に接
続された電流吸収素子３６によつて各トランジス
タ２２，２４のベースに流れる電流が吸収される
ため、ベース・エミツタ間に存在している浮遊容
量Ｃの充電による各トランジスタ２２，２４のス
イツチングの立上り特性の悪化を改善し、スイツ
チング波形の歪を抑制することができる。即ち、
第５図Ａに示す38KHzのスイツチング波形を第１
のトランジスタ２２のコレクタに与えた場合、各
トランジスタ２２，２４のベースには、第５図Ｂ
に示すように、入力波形とほぼ同等のスイツチン
グ波形を取出すことができる。
また、第１図に示す出力回路６ではトランジス
タ１０の順方向降下電圧ＶFが駆動電圧の値に直
接影響し、第２図に示す出力回路６ではトランジ
スタ１０，２０の双方の順方向降下電圧ＶFが駆
動電圧の値に直接影響を与えるため、低電圧動作
を困難にしている。これに対し、第４図に示す出
力回路６では、トランジスタ２８の順方向降下電
圧ＶFと抵抗３０の電圧降下分の電圧損失が与え
られるが、トランジスタ２８の順方向降下電圧Ｖ
Fは電流増幅率βの逆数１／βで決定されるの
で、第１図及び第２図に示す従来回路に比較して
0.1V程度の電圧損失を防止することができ、低
電圧動作が可能になる。
タ１０の順方向降下電圧ＶFが駆動電圧の値に直
接影響し、第２図に示す出力回路６ではトランジ
スタ１０，２０の双方の順方向降下電圧ＶFが駆
動電圧の値に直接影響を与えるため、低電圧動作
を困難にしている。これに対し、第４図に示す出
力回路６では、トランジスタ２８の順方向降下電
圧ＶFと抵抗３０の電圧降下分の電圧損失が与え
られるが、トランジスタ２８の順方向降下電圧Ｖ
Fは電流増幅率βの逆数１／βで決定されるの
で、第１図及び第２図に示す従来回路に比較して
0.1V程度の電圧損失を防止することができ、低
電圧動作が可能になる。
第６図はこの発明のステレオ復調器の出力回路
の他の実施例を示し、トランジスタ２８のコレク
タを前記実施例のトランジスタ３２を介さないで
直接トランジスタ３４のベースに接続したもので
ある。このような構成によつても、前記実施例と
同様の効果を得ることができる。
の他の実施例を示し、トランジスタ２８のコレク
タを前記実施例のトランジスタ３２を介さないで
直接トランジスタ３４のベースに接続したもので
ある。このような構成によつても、前記実施例と
同様の効果を得ることができる。
以上説明したようにこの発明によれば、出力回
路のスイツチング特性を改善することができるた
め、スイツチング信号のメイン信号及びサブ信号
のステレオ歪率の改善を行うことができる。
路のスイツチング特性を改善することができるた
め、スイツチング信号のメイン信号及びサブ信号
のステレオ歪率の改善を行うことができる。
第１図及び第２図は従来のステレオ復調器の出
力回路を示す回路図、第３図はそのスイツチング
波形を示す説明図、第４図はこの発明のステレオ
復調器の出力回路の実施例を示す回路図、第５図
はその動作波形を示す説明図、第６図はこの発明
の他の実施例を示す回路図である。 ６……出力回路、２２……第１のトランジス
タ、２４……第２のトランジスタ、２６……増幅
器、３６……電流吸収素子。
力回路を示す回路図、第３図はそのスイツチング
波形を示す説明図、第４図はこの発明のステレオ
復調器の出力回路の実施例を示す回路図、第５図
はその動作波形を示す説明図、第６図はこの発明
の他の実施例を示す回路図である。 ６……出力回路、２２……第１のトランジス
タ、２４……第２のトランジスタ、２６……増幅
器、３６……電流吸収素子。
Claims (1)
- １ ステレオ復調器の出力電流を流す第１のトラ
ンジスタと、この第１のトランジスタとベースが
共通に接続され前記出力電流の反転出力を取出す
第２のトランジスタと、前記第１のトランジスタ
に流れる電流を増幅して第１及び第２のトランジ
スタのベースに与える増幅器と、前記第１及び第
２のトランジスタのベースとエミツタ間に挿入さ
れた電流吸収素子とから構成したことを特徴とす
るステレオ復調器の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6750383A JPS59193644A (ja) | 1983-04-15 | 1983-04-15 | ステレオ復調器の出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6750383A JPS59193644A (ja) | 1983-04-15 | 1983-04-15 | ステレオ復調器の出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59193644A JPS59193644A (ja) | 1984-11-02 |
| JPS6253976B2 true JPS6253976B2 (ja) | 1987-11-12 |
Family
ID=13346852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6750383A Granted JPS59193644A (ja) | 1983-04-15 | 1983-04-15 | ステレオ復調器の出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59193644A (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5910179B2 (ja) * | 1976-09-30 | 1984-03-07 | 大四郎 藤島 | カルシウム分に富む食品組成物 |
| JPS54125950A (en) * | 1978-03-24 | 1979-09-29 | Victor Co Of Japan Ltd | Current mirror circuit |
| JPS5636246A (en) * | 1979-08-31 | 1981-04-09 | Nec Corp | Stereo signal demodulating circuit |
| JPS6030126B2 (ja) * | 1979-11-05 | 1985-07-15 | ソニー株式会社 | カレントミラ−回路 |
-
1983
- 1983-04-15 JP JP6750383A patent/JPS59193644A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59193644A (ja) | 1984-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5879342A (ja) | 無線周波受信機用トランジスタ化増幅兼混合入力段 | |
| US4045744A (en) | Low-frequency power amplifier | |
| JPH0452649B2 (ja) | ||
| JPS6253976B2 (ja) | ||
| JPS6253977B2 (ja) | ||
| JPH047129B2 (ja) | ||
| JPH0351810Y2 (ja) | ||
| JPS6134770Y2 (ja) | ||
| JPS5976169U (ja) | 映像増幅回路 | |
| KR900006361Y1 (ko) | 테이프 레코딩 주파수 보상회로 | |
| JPS5847891B2 (ja) | 直流再生回路 | |
| JPH0141253Y2 (ja) | ||
| JPS6334341Y2 (ja) | ||
| JPS6325765Y2 (ja) | ||
| JPH0145241B2 (ja) | ||
| SU851457A1 (ru) | Предварительный усилитель воспроизве-дЕНи дл МАгНиТОфОНА | |
| JPS6324700Y2 (ja) | ||
| JPH0239128B2 (ja) | ||
| JPH025062B2 (ja) | ||
| JPS60194810A (ja) | 周波数混合回路 | |
| JPS59190745A (ja) | ステレオ復調器 | |
| JPS5851410U (ja) | ソレノイド駆動回路 | |
| JPH0410772B2 (ja) | ||
| JPS58194110A (ja) | テ−プレコ−ダ−のミユ−テイング回路 | |
| JPS58161318U (ja) | テレビジヨン受像機のａｇｃ切換回路 |