JPS6257221A - 微細パタ−ン形成法 - Google Patents

微細パタ−ン形成法

Info

Publication number
JPS6257221A
JPS6257221A JP19797785A JP19797785A JPS6257221A JP S6257221 A JPS6257221 A JP S6257221A JP 19797785 A JP19797785 A JP 19797785A JP 19797785 A JP19797785 A JP 19797785A JP S6257221 A JPS6257221 A JP S6257221A
Authority
JP
Japan
Prior art keywords
resist
soak
layer
pattern
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19797785A
Other languages
English (en)
Inventor
Katsuya Ozaki
小崎 克也
Koji Aono
青野 浩二
Masaru Osawa
大沢 勝
Takashi Matsuoka
敬 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19797785A priority Critical patent/JPS6257221A/ja
Publication of JPS6257221A publication Critical patent/JPS6257221A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体基板上への微細パターンセ成法、特に
GaAs  基板上への金属微細パターン形成法に関す
るものである。
〔従来の技術〕
第2図は従来の半導体基板上への金属微細パターン形成
の主要製造工程を示す断面図である。以下これを用いて
従来の方法を説明する。
第2図に於て(1)はGaAs  基板、(2)はフォ
トレジスト、 (2a)はレジストの感光部分、 (2
b)はレジストのソーク硬化部分(2C)は現像により
得られたレジストの凹部の側壁部分、(3)はマスク、
(3a)はマスクパターン、(4)は蒸着金属、(4C
)は蒸着金属のケバをそれぞれ表わしている。又、第2
 Ia (b)中の矢印は光の入射方向、第2図(e)
中の矢印は蒸着金属の入射方向をそれぞれ表わしている
まず第2図(a)に示す様にGaAs  基板(1)上
にフォトレジスト(2)を塗布し、第2図(b)の様に
マスク(3)を使いマスクパターン(3a)のない部分
からGaAs基板(1)上のレジスト(2)に露光して
写g gJ版を行い、レジスト感光部分(2a)を得る
。続いて第2図(c)の様にソークベークを行う事によ
ってレジスト表面にソーク硬化Q(2b)を作った後、
レジスト感光部分(2a)の現像(第2図(d))を行
う。この時、未感光部分のレジストにも膜減りがおこる
が、その化学エツチングのレートは未硬化部分の方がソ
ーク硬化層に比べ大きいので、現像後のレジスト凹部1
、t、t−バーハング状のプロファイルとなっている。
その後金属蒸着工程(第2図(e))、リフトオフ工程
(第2図(f))を行い金属微細パターンを形成する。
ここでレジスト(2)は第2図(e)の金属蒸着工程に
於て金属微細パターン形成の為のマスクとなっている。
第2図(c)に示したソークベークの工程は、レジスト
(2)の表面を硬化させる事によって第2図(e)の金
属蒸着工程に於けるレジスト(2)の微細パターンの熱
変形を防ぐ機節を有するものである。又、第2図(d)
の現像の工程によって形成されたオーバーハング状のレ
ジストプロファイルは、金属?X、9細パターンをマス
クパターン(3a)に忠実に再現スる為の櫻能を有する
ものである。
〔発明が解決しようとする問題点〕
従来の微細パターン形成工程では第2図(d)に示した
様にオーバーハング状のレジスト凹部側壁部分(2c)
がり−ク硬化されておらず、第2図(e)の金属蒸着の
工程中レジストパターンの熱変形がおこりやすい。レジ
ストパターンの熱変形は形成された金属微細パターンと
設計パターンとの寸法的ずれを与えるばかりでなく、第
2[’U(e)の様にオーバーハング状であったレジス
ト仰1壁部分(2C)の形状が崩れた場合、レジスト上
に蒸着金属のカバ1/ツジが生じる為、リフトオフ工程
(第21(f))徒蒸着金気(41R″突起状のケバ(
4C)が残り、金属微細パターンの外観不良も引きおこ
す。
さらに具体的例として、金属−半えり体甲界効果トラン
ジスター(以下MESFET  と称する)の積層ゲー
ト形成に於ける問題点について、第3図を用い説明する
。節3図(a)、(b)はそれぞれ第2図の(e)、(
f)と同じ工程を示した要部拡大断面図である。第3図
に於て(4a)は蒸着金属の第一層であるTi層、(4
b)は第二層のAuBを、他の符号及び矢印は第20と
同一のものあるいは相当するものをそれぞれ表わしてい
る。Ti層(4a)はGaAs  基板(1)と金属電
極とのショットキー接合を得る為のものである。
Ti の抵抗値は大きいのでゲート抵抗を小さくおさえ
る為Ti1(4a)は比較的’!84 < ffFf 
層1/、その上に第2層のAu層を積んでいる。ここで
第3図(a)の様にレジストパターンの熱変形によって
All 囮(4b )が直接GaAs  基板(1)と
接触する部分が生じた場合、ゲートのショットキー障壁
が崩れ、MES FETのゲートドレイン間及びゲート
ソース間の耐圧低下等が生じる。この様にレジストパタ
ーンの熱変形はMESFETに於ては金属微細パターン
のずれや外観不良の他に積層ゲートの両値的特性の低下
をも引きおこすという問題点がある。
この発明は、上記の様な問題点を解消するためになされ
たもので、蒸着時に於けるレジストパターンの熱による
変形を防止し、安定した形状の金属微細パターンを再現
性良く得る事を目的とする。
〔問題点を解決するための手段〕
この発明に係わる微細パターン形成法は、現像の工程の
後にソークベーク工程を追加する事によって、従来法に
於いて未硬化、だったレジストの凹部の側壁部分を硬化
させ、蒸着熱によるレジストパターンの変形をおさえる
ものである。
〔作用〕
この発明に於て、現像後レジスト凹部のオーバーハング
状の側壁部分(2C)にソークベークを行うことによっ
て新たに形成されたソーク硬化層(2d)には従来から
レジスト(21表面に形成していたワーク硬化層6と同
様に、金属蒸着の工程に於けるレジストパターンの熱変
形をおさえる作用がある。この様な作用により、形状の
安定した金属微細パターンを再現性良く得られる。
〔発明の実施例〕
以下この発明のMES FETのvJ層アゲート形成に
ついての実施例を図に於て説明する。第1図は本発明の
ME S FET積層ゲートの形成についての実施例を
工程順に示した断面図である。第1図(a)は、従来法
のレジスト塗布の工程、写真製版の工程、レジスト表面
のソークベークの工程及び現像の工程を行った後の状態
で、第2図(d)と同一の状態を示している。ソークベ
ークはGaAs  ウェハをクロルベンゼン(ブロムベ
ンゼン又はトリク1ノンでも可)中に浸して行う。
本実施例方法では第1図(a)の状態の後第1図(b)
に示す様にレジスト凹部の未硬化の側壁部分(2c)に
新たなソーク硬化層を形成する為もう一度ソークベーク
を行い、続いて第1図(c)に示す様に上記オーバーハ
ング状のレジストをマスクとした蒸着によって例えばT
i層、Au、1i41を順次形成して行く。
その後第1図(d)に示す様にレジスト除去剤(アセト
ン又はメチルエチルケトン)中にウェハを浸してリフト
オフを行う。ここで第1図中の符号の内(2d)は現像
後のソークベーク(第1図(b))によってレジスト四
部の側壁部分(2c)に新たに形成されたり−ク硬化層
を表し、その他の符号及び矢印は第2図中と同一のもの
、−又はそれに相当するものを表している。
以上の様な工程でMESFETの積層ゲートの形成を行
うと、レジスト表面及び凹部側壁部分(2C)のソーク
硬化層((2b)及び(2d))によって、第1図(C
) (7) 蒸着の工程に於けるレジストパターンのi
変形がおさえられ、蒸着工程後もマスクパターンに忠実
なレジストパターンが保たれる。
〔発明の効果〕
以上の様にこの発明によれば、金属蒸着工程に於けるレ
ジストパターンの熱変形がおさえられ、特にMESFE
Tの積層ゲートの形成に於ては積層間の整合性が良好で
電値的特性に優れかつ外観も良好な金属ゲートがロット
間でもウェハ面内でも安定して得られるだけでなく、形
成された金属微細パターンと設計パターンとの寸法的ず
れをおさえる効果がある。特にこの効果はMo等の高融
点金属をMESFETの積層ゲートに使用した場合に有
効である。
【図面の簡単な説明】
第1図はこの発明の一実施例による微細パターン形成法
を示す断面図で(1)はGaAs  基板、(2)はフ
ォトレジスト、(2b)はフォトレジストの表面部分に
形成されたソーク硬化層、(2C)は現像により得られ
たレジスト凹部のオーバーハング状の側壁部分、(2d
)はレジスト凹部側壁部分に形成されたソーク硬化層、
(4)は蒸着金属、(4a)はTi層、(4b)はAu
 層をそれぞれ表している又、第1図(c)中の矢印は
蒸着金属の入射方向である。第2図は従来法を示す断面
図、第3図(a)、(b)は第2図(e)、(f)と同
じ工程を示した要部拡大断面図である。尚、各図中同一
符号は同−又は相当部分を示すものとする。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上への金属微細パターン形成法に於て、半導
    体基板上へ塗布したレジストの表面層をソークベークす
    る事により硬化する工程、上記レジストを現像すること
    によりオーバーハング状のレジストプロファイルを形成
    する工程、上記オーバーハング状のレジスト凹部の側壁
    部分をもう一度ソークベークを行う事により硬化する工
    程、および上記オーバーハング状のレジストをマスクに
    して金属膜を形成する工程を含むことを特徴とする半導
    体基板上への微細パターン形成法。
JP19797785A 1985-09-06 1985-09-06 微細パタ−ン形成法 Pending JPS6257221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19797785A JPS6257221A (ja) 1985-09-06 1985-09-06 微細パタ−ン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19797785A JPS6257221A (ja) 1985-09-06 1985-09-06 微細パタ−ン形成法

Publications (1)

Publication Number Publication Date
JPS6257221A true JPS6257221A (ja) 1987-03-12

Family

ID=16383464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19797785A Pending JPS6257221A (ja) 1985-09-06 1985-09-06 微細パタ−ン形成法

Country Status (1)

Country Link
JP (1) JPS6257221A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398570B1 (ko) * 2001-04-19 2003-09-19 주식회사 하이닉스반도체 강유전체 커패시터의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398570B1 (ko) * 2001-04-19 2003-09-19 주식회사 하이닉스반도체 강유전체 커패시터의 제조방법

Similar Documents

Publication Publication Date Title
EP0801418B1 (en) Method for forming a T-shaped gate electrode in a semi-conductor device, and the T-shaped gate electrode
JPS6355208B2 (ja)
KR0153788B1 (ko) 반도체장치의 제조방법
JP3612533B2 (ja) 半導体装置の製造方法
JP2610402B2 (ja) 二重露光によるt形のゲートの製造方法
JPS6257221A (ja) 微細パタ−ン形成法
KR0161917B1 (ko) 반도체소자 제조방법
JPS6222463B2 (ja)
JP3071481B2 (ja) GaAsデバイス及びT字型ゲート電極の作成方法
JP2664736B2 (ja) 半導体装置用電極の形成方法
JP2714026B2 (ja) 半導体装置用電極の形成方法
KR100564746B1 (ko) 화합물 반도체 소자의 티형 게이트 제조 방법
JPH022175A (ja) 薄膜トランジスタ及びその製造方法
JPS6390171A (ja) 電界効果トランジスタの製造方法
JP2626238B2 (ja) 半導体装置の製造方法
JPS62250674A (ja) 半導体装置の製造方法
JPS61240684A (ja) シヨツトキ−型電界効果トランジスタ及びその製造方法
JPH0684950A (ja) 電界効果トランジスタの製造方法
JPH03147338A (ja) 半導体装置の製造方法
KR0141340B1 (ko) 티-게이트 형성방법
JPH0845962A (ja) 半導体装置の製造方法
JP3024237B2 (ja) 電界効果トランジスタの製造方法
JP2867169B2 (ja) 半導体装置の製造方法
JPH0228941A (ja) 半導体装置の製造方法
JPH04317341A (ja) 半導体装置の製造方法