JPH04317341A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04317341A JPH04317341A JP3112544A JP11254491A JPH04317341A JP H04317341 A JPH04317341 A JP H04317341A JP 3112544 A JP3112544 A JP 3112544A JP 11254491 A JP11254491 A JP 11254491A JP H04317341 A JPH04317341 A JP H04317341A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- electrode
- resist film
- pattern
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に、Ｔ字型断面形状の電極を備えた半導体
装置の製造方法に関するものである。
法に関し、特に、Ｔ字型断面形状の電極を備えた半導体
装置の製造方法に関するものである。
【０００２】
【従来の技術】ガリウム砒素（ＧａＡｓ）を用いた電界
効果トランジスタ（ＦＥＴ）や高電子移動度トランジス
タ（ＨＥＭＴ）等のいわゆる高周波トランジスタにおい
ては、特性向上のために、ゲート長の短縮化及びゲート
抵抗の低減が望まれており、そのため、従来からゲート
電極の断面形状をＴ字型にする方法がとられている。
効果トランジスタ（ＦＥＴ）や高電子移動度トランジス
タ（ＨＥＭＴ）等のいわゆる高周波トランジスタにおい
ては、特性向上のために、ゲート長の短縮化及びゲート
抵抗の低減が望まれており、そのため、従来からゲート
電極の断面形状をＴ字型にする方法がとられている。
【０００３】図２は、例えば特開昭６１−７７３７０号
公報に示された従来の断面がＴ字型断面形状のゲート電
極の製造方法を示す図であり、図において、１は基板、
２はソース電極、３はドレイン電極、１１は下層レジス
ト膜、１２は上層レジスト膜、１３は下層レジスト膜１
１及び上層レジスト膜１２を露光するための電子ビーム
の照射量、１４は上層レジスト膜１２のみを露光するた
めの電子ビームの照射量を示している。また、１５は上
層レジスト膜１２の開口部、１６は下層レジスト膜１１
の開口部、１０は基板１に形成されたリセス部、９はゲ
ート電極用の金属材料、９ａはリセス部１０に形成され
たゲート電極である。
公報に示された従来の断面がＴ字型断面形状のゲート電
極の製造方法を示す図であり、図において、１は基板、
２はソース電極、３はドレイン電極、１１は下層レジス
ト膜、１２は上層レジスト膜、１３は下層レジスト膜１
１及び上層レジスト膜１２を露光するための電子ビーム
の照射量、１４は上層レジスト膜１２のみを露光するた
めの電子ビームの照射量を示している。また、１５は上
層レジスト膜１２の開口部、１６は下層レジスト膜１１
の開口部、１０は基板１に形成されたリセス部、９はゲ
ート電極用の金属材料、９ａはリセス部１０に形成され
たゲート電極である。
【０００４】次に、図を参照して従来の製造方法を説明
する。まず、図２（ａ） に示されるように、基板１上
の所定の領域にソース電極２，ドレイン電極３を形成後
、レジストＣＭＲ（ＣＭＲは特開昭５４−６６８２９号
公報に開示）からなる下層レジスト膜１１，レジストＥ
ＢＲ−９（東レ株式会社製のレジストの商品名）からな
る上層レジスト膜１２を塗布形成する。
する。まず、図２（ａ） に示されるように、基板１上
の所定の領域にソース電極２，ドレイン電極３を形成後
、レジストＣＭＲ（ＣＭＲは特開昭５４−６６８２９号
公報に開示）からなる下層レジスト膜１１，レジストＥ
ＢＲ−９（東レ株式会社製のレジストの商品名）からな
る上層レジスト膜１２を塗布形成する。
【０００５】次に、これらのレジスト１１，１２に図２
（ｂ） に示される照射量の電子ビームを照射する。こ
の線図において、横軸は上層レジスト膜１２の位置，縦
軸は電子ピームの照射強度を示しており、Ｄａ は上層
レジスト膜１２のみを露光するための電子ビームの照射
強度であり、Ｄｏ は上層レジスト膜１２及び下層レジ
スト膜１１の双方を露光するための電子ビームの照射強
度である。
（ｂ） に示される照射量の電子ビームを照射する。こ
の線図において、横軸は上層レジスト膜１２の位置，縦
軸は電子ピームの照射強度を示しており、Ｄａ は上層
レジスト膜１２のみを露光するための電子ビームの照射
強度であり、Ｄｏ は上層レジスト膜１２及び下層レジ
スト膜１１の双方を露光するための電子ビームの照射強
度である。
【０００６】その後、上層レジスト膜１２と下層レジス
ト膜１１をメチルイソブチルケトン（ＭＩＢＫ）とイソ
プロピルアルコール（ＩＰＡ）の混合液で現像する。こ
れにより図２（ｃ）に示される２層レジストのパターン
が得られる。
ト膜１１をメチルイソブチルケトン（ＭＩＢＫ）とイソ
プロピルアルコール（ＩＰＡ）の混合液で現像する。こ
れにより図２（ｃ）に示される２層レジストのパターン
が得られる。
【０００７】次に、図２（ｄ） に示されるように、こ
の２層レジストパターン１１をマスクとしてウェットエ
ッチングを行ない、基板１の表面にリセス部１７を形成
する。その後、全面にゲート電極用の金属材料９を蒸着
する。
の２層レジストパターン１１をマスクとしてウェットエ
ッチングを行ない、基板１の表面にリセス部１７を形成
する。その後、全面にゲート電極用の金属材料９を蒸着
する。
【０００８】最後に、リフトオフ法により必要でないゲ
ート金属材料９を除去し、図２（ｅ）に示されるリセス
部１０にＴ字型断面形状のゲート電極９ａが形成された
半導体装置を得る。
ート金属材料９を除去し、図２（ｅ）に示されるリセス
部１０にＴ字型断面形状のゲート電極９ａが形成された
半導体装置を得る。
【０００９】
【発明が解決しようとする課題】従来のＴ型ゲート電極
を有する半導体装置の製造方法は以上のように構成され
ていたので、基板上に塗布するレジスト膜を２層構造に
しなければならず、ミキシングを防止することが必要と
なり、工程数が増え、複雑になるという問題があった。
を有する半導体装置の製造方法は以上のように構成され
ていたので、基板上に塗布するレジスト膜を２層構造に
しなければならず、ミキシングを防止することが必要と
なり、工程数が増え、複雑になるという問題があった。
【００１０】また、２層レジストの露光時においても、
１つのパターン内において、上層レジスト膜のみを照射
する場合と、上層レジスト膜と下層レジスト膜の双方を
照射する場合とでそれぞれ電子ビーム照射強度等の露光
条件を変える必要があり、これによっても工程が複雑な
ものとなっていた。
１つのパターン内において、上層レジスト膜のみを照射
する場合と、上層レジスト膜と下層レジスト膜の双方を
照射する場合とでそれぞれ電子ビーム照射強度等の露光
条件を変える必要があり、これによっても工程が複雑な
ものとなっていた。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、簡略化した工程で、高精度なＴ
字型断面形状の電極を得ることができる半導体装置の製
造方法を提供することを目的とする。
ためになされたもので、簡略化した工程で、高精度なＴ
字型断面形状の電極を得ることができる半導体装置の製
造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、基板上に単層レジスト膜を形成する工
程、電極の下部寸法に対応した露光装置で解像可能な実
パターンと、この両側に形成され，実パターンも含めて
その形成領域が前記電極の上部寸法に対応した露光装置
の解像度以下の補助パターンとを有するレティクルを用
いて、単層レジスト膜を露光処理する工程、単層レジス
トを現像処理し、レジストを貫通して形成された電極の
下部寸法に対応した開口部と貫通しないで形成された電
極の上部寸法に対応した開口部とを有するレジストパタ
ーンを得る工程、全面に電極用金属を蒸着し、リフトオ
フしてＴ字型断面形状の電極を形成する工程とから構成
したものである。
置の製造方法は、基板上に単層レジスト膜を形成する工
程、電極の下部寸法に対応した露光装置で解像可能な実
パターンと、この両側に形成され，実パターンも含めて
その形成領域が前記電極の上部寸法に対応した露光装置
の解像度以下の補助パターンとを有するレティクルを用
いて、単層レジスト膜を露光処理する工程、単層レジス
トを現像処理し、レジストを貫通して形成された電極の
下部寸法に対応した開口部と貫通しないで形成された電
極の上部寸法に対応した開口部とを有するレジストパタ
ーンを得る工程、全面に電極用金属を蒸着し、リフトオ
フしてＴ字型断面形状の電極を形成する工程とから構成
したものである。
【００１３】
【作用】この発明における半導体装置の製造方法は、基
板上に単層のレジスト塗布を行ない、解像可能な実パタ
ーンの両側に解像度以下の補助パターンを配置したレテ
ィクルを用いて露光を行い、Ｔ字型断面形状のゲート電
極を形成するので、レジスト塗布が１回で済み、また、
レジストの露光処理が単一の露光条件で行えるようにな
り、これにより、レジスト塗布工程及び露光工程が大幅
に簡略化され、安定性が向上し、均一な素子が得られる
。
板上に単層のレジスト塗布を行ない、解像可能な実パタ
ーンの両側に解像度以下の補助パターンを配置したレテ
ィクルを用いて露光を行い、Ｔ字型断面形状のゲート電
極を形成するので、レジスト塗布が１回で済み、また、
レジストの露光処理が単一の露光条件で行えるようにな
り、これにより、レジスト塗布工程及び露光工程が大幅
に簡略化され、安定性が向上し、均一な素子が得られる
。
【００１４】
【実施例】以下、この発明の一実施例を図について説明
する。図１（ａ） 〜（ｅ） は本発明の一実施例によ
る半導体装置の製造方法を示す各主要工程における断面
構造を示している。図において、１は基板、２はソース
電極、３はドレイン電極、４は単層レジスト膜、５は単
層レジスト膜４の露光時に使用するレティクル、６は露
光装置で解像可能な実パターン、７は実パターン６の両
側に形成した露光装置の解像度以下の補助パターン、８
は開口部８ａ，８ｂよりなるレジスト４の開口部、１０
は基板１上に形成されたゲートリセス部、９はゲート電
極用の金属材料、９ａはゲートリセス部１０に形成され
たＴ字型断面形状のゲート電極である。
する。図１（ａ） 〜（ｅ） は本発明の一実施例によ
る半導体装置の製造方法を示す各主要工程における断面
構造を示している。図において、１は基板、２はソース
電極、３はドレイン電極、４は単層レジスト膜、５は単
層レジスト膜４の露光時に使用するレティクル、６は露
光装置で解像可能な実パターン、７は実パターン６の両
側に形成した露光装置の解像度以下の補助パターン、８
は開口部８ａ，８ｂよりなるレジスト４の開口部、１０
は基板１上に形成されたゲートリセス部、９はゲート電
極用の金属材料、９ａはゲートリセス部１０に形成され
たＴ字型断面形状のゲート電極である。
【００１５】次に本実施例の製造方法について説明する
。まず、図１（ａ） に示すように、基板１上の所定の
領域にソース電極２及びドレイン電極３を形成した後、
全面を覆うように単層レジスト膜４を塗布する。
。まず、図１（ａ） に示すように、基板１上の所定の
領域にソース電極２及びドレイン電極３を形成した後、
全面を覆うように単層レジスト膜４を塗布する。
【００１６】その後、図１（ｂ） に示すように、後工
程で形成したいＴ字型断面構造のゲート電極の下部寸法
、即ち、ゲート長に対応して形成された、露光装置で解
像可能な実パターン６と、該実パターン６の両側に形成
され、実パターン６も含めてその形成領域が後工程で形
成したいＴ字型断面構造のゲート電極の上部寸法に対応
して形成された露光装置の解像度以下の補助パターン７
とを有するレティクル５を用意し、基板１に対して該レ
ティクル５の位置合わせを行い、電子ビーム露光法によ
り単層レジスト膜４を露光処理する。
程で形成したいＴ字型断面構造のゲート電極の下部寸法
、即ち、ゲート長に対応して形成された、露光装置で解
像可能な実パターン６と、該実パターン６の両側に形成
され、実パターン６も含めてその形成領域が後工程で形
成したいＴ字型断面構造のゲート電極の上部寸法に対応
して形成された露光装置の解像度以下の補助パターン７
とを有するレティクル５を用意し、基板１に対して該レ
ティクル５の位置合わせを行い、電子ビーム露光法によ
り単層レジスト膜４を露光処理する。
【００１７】この際、解像可能な実パターン６は基板１
の表面まで確実にレジスト４を抜くことが可能であるが
、露光装置の解像度以下の補助パターン７の場合、光張
度との関係から基板１の表面まで確実にレジストを抜く
ことは不可能である。従って、露光後、単層レジスト膜
４を現像処理すると、図１（ｃ） に示すようなＴ字型
断面形状の開口部８を有するレジストプロファイルを得
ることができる。この開口部８は、レジスト膜４を貫通
する実パターンに対応した開口幅を有する開口部８ｂと
、単層レジスト膜４を貫通しない補助パターン形成領域
の寸法に対応した開口幅を有する開口部８ａとから構成
されている。
の表面まで確実にレジスト４を抜くことが可能であるが
、露光装置の解像度以下の補助パターン７の場合、光張
度との関係から基板１の表面まで確実にレジストを抜く
ことは不可能である。従って、露光後、単層レジスト膜
４を現像処理すると、図１（ｃ） に示すようなＴ字型
断面形状の開口部８を有するレジストプロファイルを得
ることができる。この開口部８は、レジスト膜４を貫通
する実パターンに対応した開口幅を有する開口部８ｂと
、単層レジスト膜４を貫通しない補助パターン形成領域
の寸法に対応した開口幅を有する開口部８ａとから構成
されている。
【００１８】次に、このようなＴ字型断面形状の開口部
８を有する単層レジストパターンをマスクとして、ウエ
ットエッチングにより基板１表面の活性層をエッチング
し、ゲートリセス部１０を形成する。このゲートリセス
１０は活性層に流れる電流を遮断し得るに達する厚さの
活性層を残すように形成する。その後、全面にゲート電
極用の金属材料９を蒸着し（図１（ｄ））、リフトオフ
によって単層レジストパターン４及び不要のゲート電極
用金属材料を除去することにより、図１（ｅ） に示す
Ｔ字型断面形状のゲート電極９ａを形成する。
８を有する単層レジストパターンをマスクとして、ウエ
ットエッチングにより基板１表面の活性層をエッチング
し、ゲートリセス部１０を形成する。このゲートリセス
１０は活性層に流れる電流を遮断し得るに達する厚さの
活性層を残すように形成する。その後、全面にゲート電
極用の金属材料９を蒸着し（図１（ｄ））、リフトオフ
によって単層レジストパターン４及び不要のゲート電極
用金属材料を除去することにより、図１（ｅ） に示す
Ｔ字型断面形状のゲート電極９ａを形成する。
【００１９】このような本実施例の製造方法によれば、
基板１上に単層レジスト膜４の塗布を行い、露光装置で
解像可能な実パターン６の両側に解像度以下の補助パタ
ーン７を設けたレティクル５を用いて単層レジスト膜４
を露光，現像し、これをマスクとして蒸着，リフトオフ
法によりＴ字型ゲート電極９ａを形成するようにしたの
で、レジスト塗布工程を１工程のみで行うことができる
とともに、該レジストの露光工程も電子ビームの露光条
件を変えずに行うことができ、これにより、製造工程を
大幅に簡略化することができ、製造工程の安定性を向上
することができる。よって、本実施例の製造方法によれ
ば、均一な素子を高精度に量産性よく、しかも低コスト
で形成することができる。
基板１上に単層レジスト膜４の塗布を行い、露光装置で
解像可能な実パターン６の両側に解像度以下の補助パタ
ーン７を設けたレティクル５を用いて単層レジスト膜４
を露光，現像し、これをマスクとして蒸着，リフトオフ
法によりＴ字型ゲート電極９ａを形成するようにしたの
で、レジスト塗布工程を１工程のみで行うことができる
とともに、該レジストの露光工程も電子ビームの露光条
件を変えずに行うことができ、これにより、製造工程を
大幅に簡略化することができ、製造工程の安定性を向上
することができる。よって、本実施例の製造方法によれ
ば、均一な素子を高精度に量産性よく、しかも低コスト
で形成することができる。
【００２０】なお、上記実施例ではソース，ドレイン電
極２，３を単層レジスト４の塗布工程の前に形成するよ
うにしたが、これはゲート電極９ｂ形成後に設けるよう
にしてもよい。
極２，３を単層レジスト４の塗布工程の前に形成するよ
うにしたが、これはゲート電極９ｂ形成後に設けるよう
にしてもよい。
【００２１】また、上記実施例ではリセス部１０にゲー
ト電極９ａを形成したリセスゲート構造のものについて
示したが、本発明はこの構造のものに限定されるもので
はない。
ト電極９ａを形成したリセスゲート構造のものについて
示したが、本発明はこの構造のものに限定されるもので
はない。
【００２２】
【発明の効果】以上のように、この発明によれば、Ｔ字
型断面形状のゲート電極を形成するその製造方法を、単
層レジスト膜を用いて行い、しかもこのレジスト膜の開
口パターン形成は、実パターンの両側に露光装置の解像
度以下の補助パターンを配置したレティクルを用いた露
光により行うので、製造工程を大幅に簡略化することが
でき、これにより、低コストで量産性の高いものを高精
度に得ることができるという効果がある。
型断面形状のゲート電極を形成するその製造方法を、単
層レジスト膜を用いて行い、しかもこのレジスト膜の開
口パターン形成は、実パターンの両側に露光装置の解像
度以下の補助パターンを配置したレティクルを用いた露
光により行うので、製造工程を大幅に簡略化することが
でき、これにより、低コストで量産性の高いものを高精
度に得ることができるという効果がある。
【図１】この発明の一実施例による半導体装置の製造方
法を示す各主要工程の断面図である。
法を示す各主要工程の断面図である。
【図２】従来法による半導体装置の製造方法を示す各主
要工程の断面図である。
要工程の断面図である。
１ 基板
２ ソース電極
３ ドレイン電極
４ レジスト
５ レティクル
６ 実パターン
７ 補助パターン
８，８ａ，８ｂ レジストの開口部９ ゲ
ート電極用の金属 ９ａ ゲート電極 １０ リセス部 １１ 下層レジスト膜 １２ 上層レジスト膜 １３ 下層レジスト及び上層レジストを露光する照射
量１４ 上層レジストのみを露光する照射量１５
上層レジストの開口部 １６ 下層レジストの開口部
ート電極用の金属 ９ａ ゲート電極 １０ リセス部 １１ 下層レジスト膜 １２ 上層レジスト膜 １３ 下層レジスト及び上層レジストを露光する照射
量１４ 上層レジストのみを露光する照射量１５
上層レジストの開口部 １６ 下層レジストの開口部
Claims (1)
- 【請求項１】 Ｔ字型断面形状の電極を有する半導体
装置の製造方法において、基板上に単層レジスト膜を形
成する工程と、前記電極の下部寸法に対応した露光装置
で解像可能な実パターンと、該実パターンの両側に形成
され，該実パターンも含めてその形成領域が前記電極の
上部寸法に対応した，前記露光装置の解像度以下の補助
パターンとを有するレティクルを用いて、前記単層レジ
スト膜を露光処理する工程と、前記単層レジストを現像
処理し、該レジストを貫通して形成された前記電極の下
部寸法に対応した開口部と、貫通しないで形成された前
記電極の上部寸法に対応した開口部とを有するレジスト
パターンを得る工程と、全面に電極用金属を蒸着し、リ
フトオフすることにより、基板上にＴ字型断面形状の電
極を形成する工程とを含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112544A JPH04317341A (ja) | 1991-04-16 | 1991-04-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112544A JPH04317341A (ja) | 1991-04-16 | 1991-04-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04317341A true JPH04317341A (ja) | 1992-11-09 |
Family
ID=14589310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3112544A Pending JPH04317341A (ja) | 1991-04-16 | 1991-04-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04317341A (ja) |
-
1991
- 1991-04-16 JP JP3112544A patent/JPH04317341A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0801418B1 (en) | Method for forming a T-shaped gate electrode in a semi-conductor device, and the T-shaped gate electrode | |
| US6042975A (en) | Alignment techniques for photolithography utilizing multiple photoresist layers | |
| EP0341843A2 (en) | A process of forming a conductor pattern | |
| JPS6355208B2 (ja) | ||
| US6635404B1 (en) | Structure and process method of gamma gate for HEMT | |
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| JP2000039717A (ja) | レジストパターンの形成方法および半導体装置の製造方法 | |
| JPH04317341A (ja) | 半導体装置の製造方法 | |
| JPS6222463B2 (ja) | ||
| JP3071481B2 (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JP2664736B2 (ja) | 半導体装置用電極の形成方法 | |
| JP3398603B2 (ja) | レジストパターンの形成方法及び半導体装置の製造方法 | |
| JPH04177738A (ja) | 半導体装置の製造方法 | |
| US5736276A (en) | Method for fabricating phase inverted mask | |
| JPS6257221A (ja) | 微細パタ−ン形成法 | |
| JPH056857A (ja) | 多層レジスト層の形成方法 | |
| JP3810872B2 (ja) | 半導体装置の製造方法 | |
| JPS62250674A (ja) | 半導体装置の製造方法 | |
| JPH0744148B2 (ja) | 両面吸収体ｘ線マスクの製造方法 | |
| JPH03236216A (ja) | 半導体装置の製造方法 | |
| JPH04298048A (ja) | 半導体装置の製造方法 | |
| JPH1167792A (ja) | 半導体装置の製造方法 | |
| JPH0365893B2 (ja) | ||
| JPH045834A (ja) | 半導体装置の製造方法 | |
| JPH05211173A (ja) | 半導体装置の製造方法 |