JPS6261130A - テストカバレツジ自動図示処理方式 - Google Patents

テストカバレツジ自動図示処理方式

Info

Publication number
JPS6261130A
JPS6261130A JP60200952A JP20095285A JPS6261130A JP S6261130 A JPS6261130 A JP S6261130A JP 60200952 A JP60200952 A JP 60200952A JP 20095285 A JP20095285 A JP 20095285A JP S6261130 A JPS6261130 A JP S6261130A
Authority
JP
Japan
Prior art keywords
information
design drawing
program
software design
record
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60200952A
Other languages
English (en)
Inventor
Norio Fujii
藤井 則夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60200952A priority Critical patent/JPS6261130A/ja
Publication of JPS6261130A publication Critical patent/JPS6261130A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 電子計算機のプログラミングにおいて、プログラム生成
を自動化したシステムを構築し、プログラム生成段階で
入力されたソフトウェア設計図面上の制御の不連続点を
検出し、生成されたプログラム中にその情報を予め挿入
しておき、グログ2ム走行時にその部分の通過ごとに点
の位置情報全ファイルに出力し、テストカバレッジ調査
の段階でその位置情報を利用してプログラムの走行部分
をソフトウェア設計図面上に図示する処理方式が示され
ている。
〔産業上の利用分野〕
本発明は、プログラムのテストカバレッジ(テスト走行
部分)を自動的にソフトウェア設計図面上に図示する方
式に関する。
〔従来の技術と発明が解決しようとする問題点〕従来は
、プログラムをテストしたとき、その入力条件から類推
されるプログラムの走行ルートラ想定しフローチャート
の線上にマーカーベンで塗る方法で、すべての走行ルー
トの確認をしていた。
この方法では、本当にその部分を走行したかどうか保証
がなく、また、手作業での線描は不確実で誤って塗って
しまうことも多く、時間もかかるという欠点があった。
(問題点を解決するための手段〕 上記の点全解決するために本発明は、構造化チャートの
表記法にて表現されているソフトウェア設計図面情報を
保持するソフトウェア設計図面情報保持手段と、上記ソ
フトウェア設計図面情報保持手段より読出したソフトウ
ェア設計図画情@1もとに、当該図面中の記述文から命
令列を生成し、さらに当該命令列中の制御の不連続点に
ついてはチェックポイント情報を生成した上で当該命令
列中に当該チェックポイント情報を付加する処理を実行
するプログラム生成処理手段と、上記プログラム生成処
理部にて作成され、チェックポイント情報を付加された
命令列からなるプログラムを保持するプログラムライブ
ラリ手段と、上記プログラムライブラリ手段に保持され
たグログラムヲ災行中に、上記チェックポイント情報を
検出したとき、当該チェックポイント情報に関するレコ
ード情報を作成するプログラム走行テスト支援処理手段
と、上記プログラム走行テスト支援処理手段にて作成さ
れた上記レコード情報を保持するルートトレースデータ
ベース手段と、上記ソフトウェア設計図面情報保持手段
より読出したソフトウェア設計図面情報と上記ルートト
レースデータベース手段より読出したレコード情報とを
もとに1上記レコード中のチェックポイントの位置から
上記制御の不連続点までを特殊形態にて出力せしめるテ
ストカバレッジ図示処理手段とをそなえたことを特徴と
する。
〔作 用〕
本発明は、プログラムロジックの高度なフロー解析をす
るのでなく、構造化チャートの性質に着目し、構造化チ
ャートからプログラム生成全行う段階でその不連続点を
抜き出し、プログラム中に点の位置情報を埋め込み、プ
ログラム走行時に通過点の位置情報全ファイルに出力さ
せ、テストカバレッジ図示の段階で昇順に並べられた通
過点情報と構造化チャートの性質を利用して、簡単にし
かも確実にプログラム走行/未走行部の区分けを行い、
それ全画面に表示又は印刷出力するようにしたものであ
る。
〔実施例〕
ソフトウェア設計図面情報を構造化チャートの表記法に
て表現する場合の1例を第5図に示す。
また、第6図に構造化チャートの制御の流れの性質を示
す。第6図に示すものの他に、陽に分岐を指示するGO
TO/RETURN/BREAK/C0NTINUEな
どの表記があり、制御の分岐点とブロックの終了点とこ
れら全まとめて“制御の不連続点”と呼ぶことにする。
第1図は、本発明の1実施例のブロック図である。第1
図において、1はプログラム生成処理部、2はプログラ
ム走行テスト支援処理部、3はテストカバレッジ図示処
理部、4はソフトウェア設計図面ファイル、5はプログ
ラムライブラリ、6はルートトレースデータベース、7
はルート1Vldt 読込み部、8は設計図面読込み部
、9は太線化論理部、10は表示出力処理部、11は印
刷出力処理部、12はテスト結果画面表示部、13はテ
スト結果図面出力部である。
実施例の動作は以下の通りである。
ソフトウェア設計図面ファイル4には、ノアトウエア設
計図面情報が構造化チャートの表記法にて表現され、格
納されている。プログラム生成処理部1は、ソフトウェ
ア設計図面ファイル4からソフトウェア設計図面情報2
i!−読出し、図面中の記述文(日本語文)から命令列
全生成する。さらに、プログラム生成処理部1は、命令
列の生成処理と同時に併合して制御の不連続点の検出処
理を行ない、制御の不連続点が検出されたときチェック
ポイント情報を生成して、命令列に付加する0このチェ
ックポイント情報は、割込み命令と、図面のページと行
番号とから成っている。
プログラム生成処理部1にて生成された命令列(チェッ
クポイント情報を含むもの)は、プログラムライブラリ
5にロードモジュールの形で格納される。
次に、プログラム走行テスト支援処理部2では、プログ
ラム実行中に、予め挿入された割込み命令を実行すると
、チェックポイント情報を扱うグログラムに分岐し、そ
こでレコードが作成された後、割込み命令の次に戻る。
割込み命令実行毎に上記動作が繰り返される。
一方、作成されたレコードは、モジュール名。
頁2行等を含んでおり、「モジュール名9頁1行」をキ
一部として、このキー類に、ルートトレースデータベー
ス6に並べられる。
次に、テストカバレッジ図示処理部3は、前述の構造化
チャートの性質を利用して、ルートトレースデータベー
ス6からチェックポイントレコードを昇順に1件ずつ読
み込みながら、そのチェックポイント情報の位置に達す
るまで、ソフトウェア設計図面7丁イル4からソフトウ
ェア設計図面を読み込む。そして、チェックポイントの
位置から設計図面の制御の不連続点までを走行部分とし
、線の文字コードを太線の文字コードに変換し、指定さ
れた装置に表示出力又は印刷出力を行う。
上記処理は、太線化論理部9にて実行され、そのフロー
チャートを第2因に示す。
第3図は、出力形態として印刷出力を指定した場合の出
力例である。
また、第4図は、第3図に示すテスト結果図面のプログ
ラム構造を示す図である。第3図における太線は、第4
因のフローチャートでの太線と同じ意味をもつものであ
る。
〔発明の効果〕
本発明によれば、プログラムの未走行部分の確認が容易
に早くでき、テスト時間の短縮に効果があり、しかも確
実なテスト結果を文書等として利用することができるの
で、ソフトウェアの品質保証手段の一つとして非常に有
用である。
【図面の簡単な説明】
第1図は本発明の1笑施例のブロック図、第2図は太線
化論理のフローチャート、第3図はテスト結果図面の1
例を示す図、第4図は第3図に示す図面のプログラム構
造を示す図、 第5図は構造化チャートの表記法の1例を示す第6図は
構造化チャートの制御の流れの性質を示す図である。 第1図において、1はプログラム生成処理部、2はプロ
グラム走行テスト支援処理部、3はテストカバレッジ図
示処理部、4はソフトウェア設計図面ファイル、5はプ
ログラムライブラリ、6はルートトレースデータベース
である。 晒2図 窮 3 図 子ストエ吉果図面(第3図)のフbグ°ラム構造を吊す
図第  4  図

Claims (1)

  1. 【特許請求の範囲】 構造化チャートの表記法にて表現されているソフトウェ
    ア設計図面情報を保持するソフトウェア設計図面情報保
    持手段と、 上記ソフトウェア設計図面情報保持手段より読出したソ
    フトウェア設計図面情報をもとに、当該図面中の記述文
    から命令列を生成し、さらに当該命令列中の制御の不連
    続点についてはチェックポイント情報を生成した上で当
    該命令列中に当該チェックポイント情報を付加する処理
    を実行するプログラム生成処理手段と、 上記プログラム生成処理部にて作成され、チェックポイ
    ント情報を付加された命令列からなるプログラムを保持
    するプログラムライブラリ手段と、上記プログラムライ
    ブラリ手段に保持されたプログラムを実行中に、上記チ
    ェックポイント情報を検出したとき、当該チェックポイ
    ント情報に関するレコード情報を作成するプログラム走
    行テスト支援処理手段と、 上記プログラム走行テスト支援処理手段にて作成された
    上記レコード情報を保持するルートトレースデータベー
    ス手段と、 上記ソフトウェア設計図面情報保持手段より読出したソ
    フトウェア設計図面情報と上記ルートトレースデータベ
    ース手段より読出したレコード情報とをもとに、上記レ
    コード中のチェックポイントの位置から上記制御の不連
    続点までを特殊形態にて出力せしめるテストカバレッジ
    図示処理手段とをそなえたことを特徴とするテストカバ
    レッジ自動図示処理方式。
JP60200952A 1985-09-11 1985-09-11 テストカバレツジ自動図示処理方式 Pending JPS6261130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60200952A JPS6261130A (ja) 1985-09-11 1985-09-11 テストカバレツジ自動図示処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60200952A JPS6261130A (ja) 1985-09-11 1985-09-11 テストカバレツジ自動図示処理方式

Publications (1)

Publication Number Publication Date
JPS6261130A true JPS6261130A (ja) 1987-03-17

Family

ID=16433035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60200952A Pending JPS6261130A (ja) 1985-09-11 1985-09-11 テストカバレツジ自動図示処理方式

Country Status (1)

Country Link
JP (1) JPS6261130A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02171938A (ja) * 1988-12-26 1990-07-03 Matsushita Electric Ind Co Ltd プログラム開発支援装置
JPH04147351A (ja) * 1990-10-09 1992-05-20 Nec Corp テスト網羅状況設定方式
US5327568A (en) * 1989-07-31 1994-07-05 Hitachi, Ltd. Apparatus for supporting graphic data driven program development and for displaying instruction execution results superimposed on the graphic program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02171938A (ja) * 1988-12-26 1990-07-03 Matsushita Electric Ind Co Ltd プログラム開発支援装置
US5327568A (en) * 1989-07-31 1994-07-05 Hitachi, Ltd. Apparatus for supporting graphic data driven program development and for displaying instruction execution results superimposed on the graphic program
JPH04147351A (ja) * 1990-10-09 1992-05-20 Nec Corp テスト網羅状況設定方式

Similar Documents

Publication Publication Date Title
EP0785510B1 (en) Program debugging system for debugging a program having a graphical user interface
US20190266073A1 (en) Operation verifying apparatus, operation verifying method and operation verifying system
CN112597750B (zh) 在线设计动态检测报告模板的方法、编辑器及介质
JP2786206B2 (ja) 機能設計図生成方法
JPS6261130A (ja) テストカバレツジ自動図示処理方式
JPH0766342B2 (ja) プログラムテスト装置
JPH02171938A (ja) プログラム開発支援装置
JPS6274130A (ja) プログラム構造資料作成処理装置
JPH0628377A (ja) 帳票出力装置
JP2500385B2 (ja) 入力デ―タ管理方式
JPH04333933A (ja) デバッガにおけるデータの値の自動チェック方式
JPH06332749A (ja) レジスタ解析処理装置
JPH0264744A (ja) 障害解析情報取得方式
JPH04178829A (ja) ロードモジュール内のファイル定義情報編集方式
JPH03256138A (ja) ソースプログラムの規格準拠度測定方式
JP2001154878A (ja) デバッグ用プログラム生成方法及び生成・実行方法
JPH01316842A (ja) バッチプログラム・デバッグツール
JPH07141167A (ja) コンピュータ・ソフトウェアの設計支援システム
JPH0243638A (ja) プログラムテスト用ドライバ
JPH07141170A (ja) テスト支援リスト生成方法とその装置
JPH04229343A (ja) 対話型デバッガにおけるメモリ内容表示方式
JPH0561664A (ja) 構造化言語文のリスト表示方式
JPH02294837A (ja) 情報処理装置の試験方式
JPS6277657A (ja) 利用者プログラムの実行履歴情報収集方式
JPH07191858A (ja) シミュレーションインタプリタ