JPS626338A - バツクエンドプロセツサのエラ−通知方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段（第１図）作用 実施例 （ａｌ−実施例の説明（第２図） Ｏｌｌ）他の実施例の説明 発明の効果 〔概要〕 ホストプロセッサにアダプタを介して接続されたバック
エンドプロセッサの工、ラーをホストプロセッサに通知
するバックエンドプロセッサのエラー通知方式において
、アダプタにエラー通知回路を設けるとともにバックエ
ンドプロセッサのエラーを検出する保守診断プロセッサ
によってエラー通知回路を制御することによって、バッ
クエンドプロセッサのエラーをアダプタよりホストプロ
セッサへ通知するようにしたものである。

（産業上の利用分野〕 本発明は、ベクトルプロセッサ、高級言語プロセッサ等
のバックエンドプロセッサのエラー通知方式に関し、特
にホストプロセッサに接続されて動作するバックエンド
プロセッサのエラーをホストプロセッサに通知するエラ
ー通知方式に関する。

近年のコンピュータ技術の発展は目覚ましく、高速化、
知能化が要求されている。

この様な要求に応じて専用プロセッサをホストプロセッ
サに接続した複合的なプロセッサシステムを構成し、専
用プロセッサの能力によって係る高速化、知能化を図る
ことが行われている。

例えば、第３図に示す如く端末４と接続したホストプロ
セッサ２にアダプタ３を介し専用プロセッサをバックエ
ンドプロセッサ１として接続するようにし、高速化のた
めには、バックエンドプロセッサ１にベクトル演算専用
のベクトルプロセッサを、知能化のためにはＬ　Ｉ　Ｓ
Ｐ、ＰＲＯＬＯＧ等の高級言語専用プロセッサを用いる
ようにしている。保守診断プロセッサ５はバックエンド
プロセッサ１のエラーを検出するのに用いられる。

〔従来の技術〕

このようなバックエンドプロセッサ１は、例えばＬＩＳ
Ｐプロセッサであれば人工知能専用プロ°セッサとして
動作し、ホストプロセッサ２とアダプタ３を介してデー
タの受渡しを行わせることに′よってホストプロセッサ
２はバックエンドプロセッサｌをｌ１０（入出力）ユニ
ットとしてみなして取扱うことができる。

係るアダプタ３は、従来第４図（Ａ）に示す如く起動回
路３０とデータ転送回路３１とで構成され、第４図（Ｂ
）の如くバックエンドプロセッサ１のＣＰＵが起動回路
３０を介してホストプロセッサ２へ割込みを行い、ホス
トプロセッサ２へ処理可能であることを通知し、一方ホ
ストプロセッサ２はこれを受け、依頼すべき処理が有れ
ば処理依頼及びデータをデータ転送回路３１を介しバッ
クエンドプロセッサ１のメモリ制御部へ与えて内蔵メモ
リに転送する。

バックエンドプロセッサ１はこのメモリの内容から依頼
処理を実行し、処理終了によってこれを起動回路３０を
介しホストプロセッサ２へ通知し、更に処理結果をデー
タ転送回路３１を介しホストプロセッサ２へ通知するよ
うにしている。

−４、バックエンドプロセッサ１には、メモリのイニシ
ャルロードやプロセッサｌのハードエラー、ソフトエラ
ーを検出するための保守診断用プロセッサ５が接続され
、ハードエラーやソフトループによるソフトエラーを検
出して、バックエンドプロセッサ１に適切な措置を取ら
せるようにしている。

〔発明が解決しようとする問題点〕

しかしながら、従来技術においては、バックエンドプロ
セッサｌのエラーを保守診断用プロセッサ５が検出する
ものの、これによって接続されたバックエンドプロセッ
サｌを停止等の措置を取らせるにすぎず、ホストプロセ
ッサ２は直接にこれを検出することはできない、ホスト
プロセッサ２はアダプタ３を介して処理を依頼した場合
に第４図（Ｂ）の如くコマンド処理がタイムアウトにな
り正常に終了しないことによってバックエンドプロセッ
サ１のエラーを間接的に認識できるに過ぎなかった。

このため、ホストプロセッサ２は、バックエンドプロセ
ッサ１のエラーを即座に認識できないという問題がある
他に、そのエラ゛−の種類も直接認識できないという問
題も生じていた。従って後にエラーを解析するには保守
診断用プロセッサ５の状態を確認することによって行わ
ねばならず、ホストプロセッサ２では、例えば端末４に
表示する等の直接的確認ができなかった。

本発明は、ホストプロセッサにバックエンドプロセッサ
のエラーを通知でき、従ってシステムのエラー解析処理
を容易に且つ詳細に行うことのできるバックエンドプロ
セッサのエラー通知方式を提供することを目的とする。

Ｃ問題点を解決するための手段〕 第１図は本発明の原理説明図である。

図中、第３図で示したものと同一のものは同一の記号で
示してあり、３２はエラー通知回路であり、保守診断プ
ロセッサ（以下ＳｖＰと称す）５により制御され、５Ｖ
Ｐ５がバックエンドプロセッサｌのエラーを検出するこ
とによって指令され、ホストプロセッサ２ヘエラー通知
するものである。

即ち、本発明では、バックエンドプロセッサ１とホスト
プロセッサ２とのデータのやりとりを仲介するアダプタ
３に、エラー通知回路３２を設け、エラー通知回路３２
を５ＶＰ５と接続して構成している。

〔作用〕

本発明では、５ＶＰ５が検出したバックエンドプロセッ
サ１のエラーをホストプロセッサ２へ通知させるため、
アダプタ３のデータ転送ルートを利用しようとするもの
である。

このため、アダプタ３にエラー通知回路３２を設け、ア
ダプタ３の転送ルートを利用して５ｖＰ５が検出したバ
ックエンドプロセッサ１のエラーをホストプロセッサ２
へ通知しようとするものである。

これによって、ホストプロセッサ２は、バックエンドプ
ロセンサ１のエラーを認識でき且つこれをアダプタ３か
らのバックエンドプロセッサの状態信号として認識する
ことができ、特別なインターフェイスを不要としている
。

〔実施例〕

（ａ）一実施例の説明 第２図は本発明の一実施例構成図であり、アダプタ３の
内部ブロックを示したものである。

図中、第１図、第３図及び第４図で示したものと同一の
ものは同一の記号で示してあり、３３はＳｖＰインター
フェイスであり、５ＶＰ５との間でコマンド、データの
やりとりを行うためのものである。従って、アダプタ３
は、バックエンドプロセッサ１とホストプロ、セッサ２
との情報のやりとりのための起動回路３０及びデータ転
送回路３１に加え、５ＶＰ５に制御され、データ転送回
路３１に接続されるエラー通知回路３２と、５ｖＰ５と
のやりとりのためのＳｖＰインターフェイス３３とが設
けられていることになる。

第２図構成の動作を説明すると、通常の動作では、バッ
クエンドプロセッサ１のＣＰＵが割込みを起動回路３０
を介しホストプロセッサ２へ与えることにより、ホスト
プロセッサ２は処理依願、データ等をデータ転送回路３
１を介しバックエンドプロセッサ１のＭＣＵ　（メモリ
制御部）へ与え、メモリに格納させる。

これによってバックエンドプロセッサｌは自己のメモリ
から与えられた処理依願、データを読み出し、これを実
行する０例えば、ＬＩＳＰ言語のＡＩプロセッサであれ
ば、人工知能プロセッサとして推論処理等を実行する。

このバックエンドプロセッサ１の動作は５ｖＰ５が監視
しており処理実行中にエラーの有無等を監視し、ハード
ウェア異常やソフトウェアによるシステムループ等のエ
ラーが生じると、これを検出し、バックエンドプロセッ
サ１の処理を停止するとともに、エラーの内容を解析す
る。

そして、エラーの内容をエラー通知回路３２にセントす
るとともに、ＳｖＰインターフェイス３３を介し起動回
路３０を起動して、ホストプロセッサ２へ割込みを発生
せしめる。更に、エラー通知回路３２のセットしたエラ
ー内容をデータ転送回路３１を介しホストプロセッサ２
へ通知する。

これによって、ホストプロセッサ２は適切なタイミング
で異常（エラー）通知され且つエラーの内容が通知され
る。

このため、ホストプロセッサ２は、バックエンドプロセ
ッサ１のエラーを詳しく認識できるので、システムのエ
ラー解析処理が容易且つ細かく行うことができる。

従って、ＳＶＰ　５の詳細なエラー判断、エラー通知の
タイミング、エラー通知の内容の区別等をホストプロセ
ッサ２に反映することができる。

この例では、エラー通知回路は、エラー内容を格納する
レジスタで済み、ホストプロセッサ２への割込みは５Ｖ
Ｐ５の制御に基いてアダプタ３が行うことになり、アダ
プタ３の構成を複雑化することなくエラー通知を行うこ
とができる。

（ｂｌ他の実施例の説明 エラー通知回路は上述の例では単なるレジスタであ゛る
が、エラー通知回路が起動回路３０を起動して割込みを
ホストプロセッサに通知するようにしてもよい。

又、ＳＶＰインターフェイス３３を利用して５ＶＰ５が
アダプタ３内の状態監視を行うようにしてもよい。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、バックエンドプロ
セッサのエラーをホストプロセッサに通知できるという
効果を奏し、システムのエラー解析処理をホストプロセ
ッサ側で容易に詳細に行うことができる。又、アダプタ
の転送ルートを利用してエラー通知しているので、ホス
トプロセッサとの特別のインターフェイスを要すること
なくエラー通知ができるという効果も奏し、これによっ
てホストプロセッサの負荷を大とすることもなく、又ハ
ードウェアの増加を最小限にして係る機能を実現できる
。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例構成図、 第３図はバックエンドプロセッサを用いた複合システム
の構成図、 第４図は従来技術の説明図である。 図中、ｌ−・−バックエンドプロセッサ、２−一一一一
ホストプロセッサ、 ３・−・・アダプタ、 ５・−・・−保守診断プロセッサ、 ３２−　　エラー通知回路。

Claims (1)

1. 【特許請求の範囲】 ホストプロセッサと、 該ホストプロセッサの依頼により処理を実行するバック
   エンドプロセッサと、 該ホストプロセッサと該バックエンドプロセッサとを接
   続し、該両プロセッサのデータのやりとりを仲介するア
   ダプタ装置と、 該バックエンドプロセッサのエラーを検出する保守診断
   プロセッサとを有するシステムにおいて、該アダプタ装
   置にエラー通知回路を設けるとともに、 該保守診断プロセッサが該エラー通知回路を制御しうる
   ように構成し、 該バックエンドプロセッサのエラーを該保守診断プロセ
   ッサが検出することによって該エラー通知回路に指令し
   て該アダプタ装置より該ホストプロセッサにエラー通知
   することを特徴とするバックエンドプロセッサのエラー
   通知方式。