JPS5914031A - 入出力制御方法 - Google Patents

入出力制御方法

Info

Publication number
JPS5914031A
JPS5914031A JP57122152A JP12215282A JPS5914031A JP S5914031 A JPS5914031 A JP S5914031A JP 57122152 A JP57122152 A JP 57122152A JP 12215282 A JP12215282 A JP 12215282A JP S5914031 A JPS5914031 A JP S5914031A
Authority
JP
Japan
Prior art keywords
input
output
processor
error
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57122152A
Other languages
English (en)
Other versions
JPS6226053B2 (ja
Inventor
Masao Sueki
末木 雅夫
Seiichi Yasumoto
精一 安元
Hiroaki Nakanishi
宏明 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57122152A priority Critical patent/JPS5914031A/ja
Publication of JPS5914031A publication Critical patent/JPS5914031A/ja
Publication of JPS6226053B2 publication Critical patent/JPS6226053B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子計算機システムに於る処理装置と入出力装
置間の入出力制御方法に係υ、特に入出力動作に異常が
生じた時の制御方法を改善した入出力制御方法に関する
現在の電子計算機システムでは、ノ・−ドウエア、特に
マイクロプロセッサの発展によシ、プログラムを実行す
る処理装置と各種の入出力装置を統合して制御する入出
カプロセッサとが分離され、プログラムの実行と入出力
処理とが並列化されている。また、入出力動作異常時の
再試行の実行等もハード化されている。そしてこのよう
な電子計算機システムに於る処理装置と、入出カプロセ
ッサを含む入出力装置側との間の入出力制御のために、
論理的には下記に示すような情報が用いられる。
(1)  処理装置から入出力装置を起動、制御するだ
めの手順(コマンドの種別1発行手順、及び入出力装置
の動作を規定するだめの制御情報)。
(2)入出力実行終了時の入出力装置側から処理装置へ
結果を報告するための手JINX (終了情報の数、及
びそれを処理装置が入出力装置側から受取るためのコマ
ンドとそのコマンドの発行手順)。
ところで従来の入出力制御方法では、上記(2)の手順
によって入出力装置側から処理装置に対して報告される
詳細情報は、処理装置内の入出力制御プログラム(ソフ
トウェア)により解析され、入出力動作が正常に終了し
たか否か、異常終了した場合にはその異常要因によって
回復可能か否かを判定し、また回復可能の時はその回復
のための入出力装置に対する制御手順を決定していた。
しかるに、入出力データは、機能的に見ると処理装置〜
データ伝送制御部〜入出力装置制御部〜入出力装置とい
う経路で転送され、処理装置へはデータ伝送制御部と入
出力装置制御部のどちらで検出された異常かの区別なし
に報告されていた。
したがって処理装置のソフトウェアはこの分離を行わね
ばならない。更に、回復可能と判断した時の再試行につ
いては、データ伝送制御部の場合には伝送の先頭から、
即ち単純なコマンド再試行でよいが、入出力装置制御部
でのエラーの場合には、各入出力装置毎に再試行の手順
が異なる。
例えば、磁気ディスク記憶装置でのデータ読出しエラー
では、再度データ読出しコマンドを発行すればよいが、
磁気テープ装置でのデータ読出しエラーは、すでに読む
べきデータの記録されている部分が読出しヘッドよりも
先に走行してしまっているため、−担テープを巻戻した
後、データ読出しコマンドを発行しなければならない。
また、同一の入出力装置においてもエラー要因が異なる
と、まったく異なった誤シ回復の手順を必要とする場合
がある。
このような理由によって、処理装置上の入出力制御プロ
グラムは複雑化し、かつ入出力装置毎に異なったものを
用意せねばならなかった。それゆえ、システム規模の増
大に伴って入出力装置が多くなると、入出力制御プログ
ラムが大きくなシ、プログラム格納のだめのメモリ容量
の増大と、それを走らせるためのオーバヘットの増大と
いう問題点があった。
本発明の目的は、上記した従来方法の問題点を解決し、
入出力動作異常に対する入出力制御プログラム処理の負
担を軽減し、そのプログラム自身も簡単化できるように
した入出力制御方法を提供することにある。
本発明は、入出力制御とその異常検出を行うデータ伝送
制御部及び入出力制御部に、異常内容とその異常に対す
る回復が可能かどうかを判断する機能を持たせ、回復可
能と判定した時には処理装置への入出力制御終了情報に
異常発生個所を区別した再試行要求を含めて報告し、処
理装置の入出力制御プログラムは、異常の詳細情報を判
断しなくても、この再試行要求に応じて再試行コマンド
を発行できるようにし、かくして入出力制御プログラム
の負担を軽減するようにしたことを特徴とするものであ
る。
以下、本発明の詳細を実施例によって説明する。
第1図は、本発明が適用されるマルチプルセッサシステ
ムの構成例を示す。同図に於て、高速バス105に、共
有メモリ(MS)100.ジョブプロセッサ(JOBP
)110.ファイルコントロールプロセッサ(PCP 
) 120、入出カプロセッサ(IOP)125が接続
されている。ファイルコントロールプロセッサ120は
、ファイル130に関する処理を尋問に行い、入出カプ
ロセッサ125は、入出力リンクバス140及び入出カ
スチージョン145を介して複数の入出力装置(■10
)150のコントロールを尋問に行う。これらのプロセ
ッサ120,125を専用プロセッサと称している。ジ
ョブプロセッサ110は、ユーザタスクおよび専用プロ
セッサ機能以外のオペレーティングシステム機能を処理
するものである。
第2図は、第1図のシステムの入出力制御に関わる、入
出カプロセッサ125と入出カスチージョン145の簡
単な機能ブロックを示すもので、本発明の方法を実現す
るための手段を具備している。同図に於て、点線矢印は
入出力装置起動指令及び終了報告時の制御情報、スティ
タス情報、データの流れ等を示す。このうち入出カプロ
セッサ125は、大きく分けて次の3つの機能ブロック
、即ち高速バスインターフェイス制御部126、デバイ
ス制御コマンド解析部127、及び入出力すンクバス伝
送制御部128から成る。高速パスインターフェイス制
御部126は、共有メモリ100との間のメモリ読出し
及び書込み、ジョブプロセッサ110との間の割込み制
御を行い、デバイス制御コマンド解析部127は、ジョ
ブプロセッサ110からの起動指令の解釈、人出力ステ
ージョン145へ送出するメツセージの作成を行い、入
出力リンクバス伝送制御部128は、入出力リンクバス
140を介して入出カスチージョン145との間で、デ
バイス制御情報、入出力データ、入出力実行終了時のス
ティタス情報の送受信を行う。
入出カスチージョン145との間のデータ伝送における
伝送エラーの検出とその発生時の再試行処理、及びエラ
ー回復ができなかった時のジョブプロセッサ110に対
するスティタス報告情報の作成は入出力リンクバス制御
部128にて行われ、このスティタス報告情報の中に、
本発明の方法の特徴とする伝送エラーに対する再試行要
求も含まれている。
一方、入出カスチージョン145は、大別して2つめ機
能ブロックにわけられる。即ち入出力リンクバス伝送制
御部146と入出力制御部127でおυ、このうち入出
力リンクバス伝送制御部146は、入出力リンクバス1
40を介して入出カプロセッサ125との間でデバイス
制御情報、入出力データ、入出力実行終了時のスティタ
ス情報の送受信を行う。入出力制御部147は、入出力
リンクバス伝送制御部146から受取ったデバイス制御
情報に基づいて、入出力装置150を駆動し、入出力動
作完了後、入出力スティタス情報を作成し、これは起動
指令情報とは逆のルートで、入出力リンクバス140を
経由し、入出カプロセッサ125で作成された伝送制御
結果を示すスティタス情報と併せて、ジョブプロセッサ
110に報告される。この入出力制御部147は、接続
される入出力装置150毎に可変であシ、入出力装置個
有の制御手順、エラ一時の再試行の他、従来はジョブプ
ロセッサの入出力制御プログラムで処理されていたエラ
ー情報の判定もここで行い、その結果、再試行可能であ
れば再試行要求をスティタス情報に含めてジョブプロセ
ッサ110へ返スという、本発明の方法を実現する機能
を備えている。
以上の入出力制御系統で、入出力プロセッサ125全体
と人出カスチージョン145内の入出力リンクバス伝送
制御部146とは、機能的には伝送制御部を構成し、こ
れは入出力装置150の種別に関係なく同一構造でよい
が、入出力装置制御部に該当する入出力制御部147は
前述のように入出力装置150毎に異なつ九機能を有し
ている。
次に入出力制御及びその中での本発明の方法の動作説明
を行う。但し入出力制御実行時に、ジョブプロセッサ1
10と入出カプロセッサ125の間で受渡される情報が
第3図に示されてお夛、これは共有メモリ100上に配
置され、各入出カプロセッサ対応のポインタに接続され
ている。この内容については以下、順次に説明する。
第4図は、ジョブプロセッサが、そのオペレーテングシ
ステムに有する入出力起動処理プログ2(9) ムのフローチャートであって、まずユーザタスクから入
出力制御マクロ命令が発行されると、このプログラムが
起動され、ステップ500,501にてコマンドリスト
220及び専用プロセッサ起動ブロック210(第3図
)が作成される。ここでブロック210は次の入出力装
置対応へのポインタ、入出力装置の番号(論理アドレス
)とアドレス(物理アドレス)、対応するコマンドリス
ト220及びスティタス報告エリーア230の各アドレ
スから成り、コマンドリスト220は入出力制御コマン
ド(読み、誉きの区別)、デバイス制御情報(改行等の
指定)、データ転送先のアドレスと長さを示すデータア
ドレスとカウント、プロセス入出力等の端末を指定する
入出カポインドアドレス等から成っている。またスティ
タス報告エリア230については後述する。さて第4図
へ戻って続くステップ502では、スティタス報告エリ
ア230をクリアし、ステップ503で対応する入出力
装置を制御する入出カプロセッサ用の制御情報ポインタ
200にブロック210を接続して、(10) 入出カプロセッサ125に割込みをかける。次いで入出
力要求元のタスクを待つ状態として(ステップ504)
、ジョブプロセッサは他のタスクへ移行する。
ここで、本発明の方法の特徴をなすところの、前述のス
ティタス報告エリア203について説明しておく。第5
図はその構成例を示すもので、入出カプロセッサ用のス
ティタス報告エリア2301と入出力装置用のスティタ
ス報告エリア2302とに区分される。これらのエリア
の大きさは、入出カプロセッサ、入出力装置の種別によ
らず同一である。また、各エリア内の入出カプロセッサ
スティタス語PISWと入出力ステイタス語DISWも
入出カプロセッサ、入出力装置の種別によらず同一のフ
ォーマットを有している。但し谷エリア2301、20
32内の詳細情報PE5W、 DE8Wは、入出カプロ
セッサ、入出力装置毎に規定される。
各スティタス1lPIsW、DISWのフォーマット例
は第6図に示されておシ、それらはジョブプロセッサ1
10のオペ−レーティングシステムに対(11) する処理要求と、自装置内で誤シ要因の判定を行った結
果を示すエラ一種別の情報から成っている。
このうちオペレーティングシステムに対する処理要求は
、入出カプロセッサ、入出力装置によらず同一の表現を
もってお沙、一方のエラ一種別ハ、各入出カプロセッサ
、入出力装置毎に規定され、その詳細情報が谷エリア2
301.2302の詳細情報PBSW、DESWにセッ
トされるものである。そして本発明の特徴とする再試行
要求(R,TYREQ)は、上述のオペレーシングシス
テムに対スる処理要求の1つの項目として規定されてい
る。
動作に戻って、次に第7図の入出カプロセッサ125に
於る入出カスチージョン145の起動処理プログラムを
説明する。第4図で説明したように、ジョブプロセッサ
110からの割込みを受けると第7図のプログラムが起
動され、ステップ700で自プロセッサ用のポインタ2
00の指示する共有メモリ100上の起動ブロック21
0及びコマンドリスト220(第4図ステップ500゜
501で作成されたもの)を取込み、ステップ(12) 701でこれらを解析して入出力装置駆動のための情報
を作成する。ステップ702では入出力装置への書込み
か否かを判定し、書込みの時はステップ703で共有メ
モリ100から書込みデータを自装置125内のメモリ
へ取込み、ステップ704で入出カスチージョン145
に制御情報(ステップ701で作成)及び誉込みの時は
データも送って、入出カスチージョン145を起動する
。ステップ705では伝送エラー発生をチェックし、エ
ラーがなければ処理を終るが、伝送エラー発生時には予
め定められた回数迄入出カスチージョン145の起動を
くシ返し、それでも伝送エラーがあればステップ706
からステップ707へ移る。
ステップ707では、第6図で説明した入出カプロセッ
サスティタス語PISW内の、ジョブプロセッサ110
に対する処理要求としての再試行要求RTYREQをオ
ンとし、ステップ708でこの情報を含めた入出カプロ
セッサ125のスティタス情報をスティタス報告エリア
2301ヘセツト(13) する。この伝送エラーに対する再試行要求は、単純な再
試行でよいので特にそのエラー発生の要因分析等は必要
としない。ステップ709では、以上の処理を指示した
起動ブロック210をジョブプロセッサ用のボイ/り2
05に接続してジョブプロセッサ110に割込みをかけ
、処理を移す。
第7図のステップ705で伝送エラーなしと判定された
時には、第8図に示す入出カスチージョン゛145によ
る入出力装置制御処理が行われる。
即ち、ステップ800で入出カプロセッサ125から各
種情報を受信し、ステップ801で入出力装置150に
対する制御とデータの受授を行う。
ステップ802で入出力制御終了と判定すると、今回の
入出力装置制御で誤りが有ったかどうかの判定、及び誤
シ有の時にそれが再試行可能かどうかの判定をステップ
803,804で各々行い、誤シ有で再試行可能な時に
はステップ805で入出力ステイタス語DISW内の再
試行要求をオンとする信号を作成すb0誤りなし、ある
いは再試行不能の時は直接ステップ806へ移る。ステ
ツ(14) プ806では、入出力動作の終了情報と、必要な時には
データを合せて入出カプロセッサ125へ送る情報を作
成し、これをステップ807で人出カブロセツザ125
へ転送する。なお、ステップ804に於る再試行回復可
能か否かの判定方法は、従来の方法で入出力制御プログ
ラムによって行っていたものを、入出カスチージョン1
45内にプログラムすれば実現できる。
入出カプロセッサ125は、入出カスチージョンからの
信号を受信して第9図の終了報告処理を行う。まずこの
終了時の入出力リングバス146を介してのデータ伝送
に異常があるか否かをステップ901でしらべ、誤シ有
の時は既定の回数だけデータ受信を再試行する。もしそ
れでもだめな時はステップ902からステップ903へ
移り、第7図のステップ707と同様に、ステップ90
3で入出カプロセッサスティタス語PISW内の再試行
要求RTYR,EQをオンとしステップ908でジャン
プする。ステップ901で伝送誤シなしと判定された時
は、入出力装置動作で誤シ有か否か(15) をステップ904で判定し、誤り有ならステップ907
へ、なければステップ905,906で読出しの時は読
出しデータを共有メモリ100に転送しておいて、ステ
ップ907へと移る。ステップ907ではデータ等の伝
送はすべて正常(第7図のステップ705、第9図のス
テップ901ともに正常と判定されている)であるので
、入出カプロセッサスティタス語PISWに伝送正常を
示す情報をセットしてステップ908へ進む。ことでは
、以上の処理で得られた各種情報を入出カプロセッサス
ティタス報告エリア2301にセットし、以上で入出力
処理を完了した起動ブロック210をジョブプロセッサ
用のポインタ205に接続し、ジョブプロセッサ110
へ割込みをかける。
以上の各種処理によって、入出力制御は再びジョブプロ
セッサ110へ戻される。即ち、第7図のステップ70
9からの伝送エラー発生時、第9図の処理終了時である
。いずれの時もジョブプロセッサ110に割込みがかけ
られるので、この割(16) 込みによシオベレーデイングシステム内の終了報告処理
のための、第10図に示したプログラムが起動される。
このプログラムでは、まずステップ1000で、ポイン
タ205から終了報告のあった起動ブロック210を判
定し、その中に含まれるスティタス報告エリアアドレス
よシステイタス報告エリア230の内容をとシ出す。ス
テップ1001ではそのエリア230内の各スティタス
@p工sw、DI8Wをとり出し、ステップ1002で
入出カプロセッサスティタス語PISW内の再試行要求
几TY几EQがオンか否かをしらべる。もしオンなら、
伝送エラーがあったことを示しているので、ジョブプロ
セッサ110はステップ1003で再試行を行うため、
入出力のだめのコマンドを再発行(第4図からのくシ返
し)して処理を終る。この処理はどの入出カプロセッサ
125、入出力装置150に対しても同一内容で、しか
もスティタス語PISW内のエラ一種別やその詳細情報
には関係なく行われる。エラ一種別とその詳細は保守用
の情報として転送されるもので、必要(17) な場合に外勤に表示されて利用されるものである。
もしステップ1002で再試行要求がオンでなければ、
続いてステップ1004で、今度はスティタス語DIS
W内の再試行要求R’I’YREQがオンか否かがチェ
ックされる。もしオンなら再試行によシ回復可能なエラ
ー発生を意味するので、スンを起動する。ステップ10
02,1004ともに再試行要求がない時は、入出力を
要求したタスクに処理を帰して(ステップ1006)そ
の待状態を解除し、処理を終る。
以上の実施例から明らかなように、本発明によれば、ジ
ョブプロセッサの入出力制御プロゲラムチ入出カプロセ
ッサヤスチージョンからの詳細スティタス情報を判断し
て再試行の可否を決定するための、入出力装置対応の処
理プログラムを用意する必要がなく、再試行の可否の判
断はスティタス胎内の再試行要求のみを判定すればよい
から、入出力制御処理プログラムの大半をしめる異常処
(18) 理部分が共通化され、プログラムの容量、及びオペレー
ティングシステムでのこのだめのオーバーヘッドが大幅
に削減されるという効果がある。
【図面の簡単な説明】
第1図は本発明が適用されるマルチプロセッサシステム
の構成例を示すブロック図、第2図は入出カプロセッサ
及び入出カスチージョンの機能ブロックと情報の流れを
示す図、第3図は入出力制御のためにジョブプロセッサ
と入出カプロセッサ間で転送される各種情報の説明図、
第4図はオペレーティングシステム内の入出力起動処理
プログラムの処理流れ図、第5図は入出力実行終了時に
報告されるスティタス報告エリアの説明図、第6図は第
5図のエリア内で、本発明の特徴とする入出カプロセッ
サスティタス語及び入出力装置スティタス語の説明図、
第7図は入出カプロセッサによる入出カスチージョン起
動の処理流れ図、第8図は入出カスチージョンによる入
出力装置制御の処理流れ図、第9図は入出カプロセッサ
での入出カスチージョンからの終了報告受信の処理流れ
図、(19) 第10図はオペレーティングシステムによる入出力終了
処理プログラムの処理流れ図である。 100・・・共有メモ1ハ110・・・ジョブプロセッ
サ、125・・・入出カプロセッサ、145・・・入出
カスチージョン、150・・・入出力装置、230・・
・スティタス報告エリア、DISW・・・入出カプロセ
ッサスティタス語、DISW・・・入出力装置スティタ
ス語、几TThEQ・・・再試行要求。 代理人 弁理士 秋本正実 (2o) 41 目 第2 目 茅3目 茅4−目 茅、5″目 z3θ / 茅g目

Claims (1)

    【特許請求の範囲】
  1. 1、入出力装置を駆動、制御するための入出力装置制御
    部と、該入出力装置制御部とメモリを含む処理装置との
    間のデータ伝送とその制御を行う伝送制御部とを介して
    、処理装置からの指示によシ入出力装置に対するデータ
    入出力を実行するだめの入出力制御方法に於て、上記入
    出力装置制御部及び伝送制御部の各々に、入出力装置制
    御及び伝送制御の各々終了時に誤動作があればこれを検
    出し、誤動作に対する処理装置からの再試行によシ回復
    可能か否かを制定し、かつ回復可能ならば処理装置に対
    する個別の再試行要求を入出力制御の終了報告に含めて
    処理装置へ報告する機能を有せしめるとともに、処理装
    置は、上記再試行要求を受けることによって直ちに所要
    の再試行の指示を発行するようにしたことを特徴とする
    入出力制御方法。
JP57122152A 1982-07-15 1982-07-15 入出力制御方法 Granted JPS5914031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57122152A JPS5914031A (ja) 1982-07-15 1982-07-15 入出力制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57122152A JPS5914031A (ja) 1982-07-15 1982-07-15 入出力制御方法

Publications (2)

Publication Number Publication Date
JPS5914031A true JPS5914031A (ja) 1984-01-24
JPS6226053B2 JPS6226053B2 (ja) 1987-06-06

Family

ID=14828888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57122152A Granted JPS5914031A (ja) 1982-07-15 1982-07-15 入出力制御方法

Country Status (1)

Country Link
JP (1) JPS5914031A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60181856A (ja) * 1984-02-29 1985-09-17 Toshiba Corp I/o装置のエラ−処理方式
JPH0232427A (ja) * 1988-07-22 1990-02-02 Nec Corp 周辺装置サブシステムの誤り回復処理方式

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556639A (en) * 1978-06-29 1980-01-18 Fujitsu Ltd Re-try system of channel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556639A (en) * 1978-06-29 1980-01-18 Fujitsu Ltd Re-try system of channel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60181856A (ja) * 1984-02-29 1985-09-17 Toshiba Corp I/o装置のエラ−処理方式
JPH0232427A (ja) * 1988-07-22 1990-02-02 Nec Corp 周辺装置サブシステムの誤り回復処理方式

Also Published As

Publication number Publication date
JPS6226053B2 (ja) 1987-06-06

Similar Documents

Publication Publication Date Title
EP0210640B1 (en) Input-output control system in a virtual machine system
JPS6120007B2 (ja)
JPH02171934A (ja) 仮想計算機システム
JPH06103472B2 (ja) デバツグ用マイクロプロセツサ
JPS5914031A (ja) 入出力制御方法
JPH07141176A (ja) コマンドリトライ制御方式
JPH06266630A (ja) トレース機能付き入出力制御装置
JPS6111867A (ja) インタフエ−ス制御における異常処理方式
JPS6230668B2 (ja)
JP2650373B2 (ja) サービスプロセッサダメージ処理方式
JPS6095663A (ja) 2重化磁気デイスク装置の自動切換装置
JPS581249A (ja) エラ−割込み方式
JP2524620B2 (ja) 入出力制御方法
JPS63118964A (ja) 情報処理装置
JPS6119060B2 (ja)
JPS6148741B2 (ja)
EP0222443A2 (en) Multiprocess computer and method for operating same
JPS626338A (ja) バツクエンドプロセツサのエラ−通知方式
JPS6143739B2 (ja)
JPH01312658A (ja) 計算機システム
JPH0820934B2 (ja) ディスクキャッシュ制御方式
JPH0411890B2 (ja)
JPH01140357A (ja) メモリアクセス制御装置
JPS63301346A (ja) 入出力制御方式
JPS584365B2 (ja) リセツト制御システム