JPS626340A - デイジタル処理装置の診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、電子計算機等ディジタル処理装置の動作チェ
ックや解析などを行うための診断装置に関するものであ
る。

従来の技術 一般に、電子計算機等ディジタル処理装置においては、
その内部に設置され通常動作時には並列処理されるビッ
ト群内の所定ビットを保持する特定のデータ保持手段の
内容を読出して検査したり、あるいは、検査のためのフ
ラグなどを所定の保持手段に設定しておくことにより、
このディジタル処理装置の動作チェックや解析などを行
う診断装置が使用される。

ディジタル処理装置内の特定のディジタル保持一手段内
のデータの読み書き方式の一つとして、そのような特定
のデータ保持手段を直列に接続す遥シフトレジスタを一
時的に形成し、この一時的に形成したシフトレジスタと
診断装置側のシフトレジスタとを直列接続し、両者の間
で直列データ転送を行う方式が知られている。

すなわち、第３図に示すように、診断装置３０内の制御
回路３４の指令に基づき、ディジタル処理装置１０内の
制御回路１２によって一時的なシフトレジスタ群１１−
１．１１−２・・・１１−ｎが形成される。読出しモー
ドにおいては、制御回路３４からのアドレス信号ＡＤＲ
と、シフトモード指定信号ＳＭＤに基づきセレクタ１３
によって上記シフトレジスタ１１−１〜１１−ｎの一つ
の出力が選択され、クロック信号ＣＬＫに同期してシフ
トされ、直列転送路ＳＰＩを経てデータレジスタ３１内
にデータが読込まれる。これと同時に、読出されたシフ
トレジスタ１１−１〜１１−ｎ内のデータは、セレクタ
３３．直列転送路ＳＰ１及び直列転送路ＳＰ２を経由し
てレジスタ１１−１〜ｌｌｎに戻される。

逆に、一時的に形成したシフトレジスタ１１−１〜１１
−ｎに新たなデータを書込む場合には、書込みデータを
データレジスタ３１に設定したのち、直列転送路ＳＰ２
を経てデータがシフトされる。

発明が解決しようとする問題点 上記従来の診断装置では、ディジタル処理装置内に一時
的に形成したシフトレジスタ内のデータの一部を書き替
える場合には、旧データを一部データレジスタ３１に読
出し、演算器３２により新・旧データのマージを行い、
マージされた新データをデータレジスタ３１へ設定し、
それからシフト動作による書込みを行っている。

旧データの読出しと新データの書込みを直列転送で行っ
ているのでこれに時間がかかり、また、演算器によるマ
ージにも時間がかかり、書き替えのための処理時間が長
引くという問題がある。

演算器３２によるマージは、ソフトウェアやファームウ
ェアで行われるため、その時間を短縮することは容易で
はない。

発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明の診断装置は、
データレジスタと同一ビット幅の選択指定ビット群を保
持しデータレジスタと同期してシフトされるマスクレジ
スタと、このマスクレジスタから出力される選択指定ビ
ットに従ってデータレジスタの入力又は出力をビット単
位で選択してディジタル処理装置側のシフトレジスタに
供給する選択手段とを備えている。

さらに、本発明の診断装置は、ディジタル処理装置側の
シフトレジスタの内容のうち変更すべき部分のみを有効
データとしてデータレジスタ内の対応のビット位置に保
持させ、このデータレジスタ内の有効データに対応する
マスクレジスタ内のビット位置だけにデータレジスタの
出力を選択させる選択指定ビットを設定する制御手段を
備えている。

すなわち、本発明の診断装置は、シフト動作による旧デ
ータの読出し、その一部変更及びシフト動作による新デ
ータの書込みを同時に実行することにより、従来旧デー
タの一部変更と新データのシフト動作による書込みに費
やしていた処理時間を除去し、データの一部書き替えの
処理時間を大幅に短縮するように構成されている。

以下、本発明の作用を実施例と共に詳細に説明する。

実施例 第１図は、本発明の一実施例の診断装置のうち、データ
の読出し・書込みに関連する部分の構成を示すブロック
図である。

この診断装置の読出し・書込み関連部分は、データレジ
スタ２１．マスクレジスタ２２．セレクタ２３及び制御
回路２４を備えている。

データレジスタ２１は、直列入出力端子と並列入出力端
子を有するシフトレジスタで構成されている。このデー
タレジスタ２１の直列入力端子は、直列転送路ＳＰＩと
セレクタ１３を介してディジタル処理装置１０内に一時
的に形成されるシフトレジスタ群１１−１〜１１−ｎの
一つと接続される。また、データレジスタ２１の直列出
力端子は、直列転送路ＳＰ３．セレクタ２３及び直列転
送路ＳＰ２を介して上記シフトレジスタ群１１−１〜１
１−ｎに接続される。データレジスタ２１の並列入出力
端子は、並列転送路ＰＰＩを介して図示しない他のレジ
スタ、演算器、コンソール等と並列データを授受する。

マスクレジスタ２２は、データレジスタ２１と同一ビッ
ト幅の段数、直列出力端子及び並列入出力端子とを有す
るシフトレジスタで構成されている。マスクレジスタ２
２の直列出力端子は、アンドゲート２５とオアゲート２
６を介してセレクタ２３の選択切り替え端子に接続され
ている。マスクレジスタ２２の並列入出力端子は、並列
転送路ＰＰ２を介して、図示しない他のレジスタ、演算
器、コンソール等と並列データ形式の選択指定ビット群
を授受する。マスクレジスタ２２内に設定された選択指
定ビット群は、制御回路２４から供給されるクロック信
号ＣＬＫにより、データレジスタ２１におけるシフト動
作と同期してシフトアウトされる。

セレクタ２３は、マスクレジスタ２２からアンドゲート
２５．直列転送路ＳＰ４及びオアゲート２６を介して供
給される選択指定ビットがハイの時には、データレジス
タの直列出力端子に連なる直列転送路ＳＰａ上のデータ
選択して直列転送路ＳＦ３上に出力する。セレクタ２３
は、マスクレジスタ２２からアンドゲート２５とオアゲ
ート２６を介して供給される選択指定ビットがローの時
には、データレジスタの直列入力端子に連なる直列転送
路ＳＰＩ上のデータ選択して直列転送路ＳＦ３上に出力
する。

ディジタル処理装置ｌＯ内に一時的に形成されたシフト
レジスタ１１−１の内容の一部を書き替ものとする。

また、シフトレジスタ１１−１内の旧データが、第２図
の（ａ）に例示するように、１６進数の（ＡＢ）＋＋で
ある場合に、その一部ＣＢ）イを〔Ｃ）、に変更して同
図の（ｄ）に示すような（Ａ　Ｃ）□に書き替えるもの
とする。

制御装置２４は、まず、シフトレジスタ１１−１の内容
（ＡＢ）ｗのうち変更すべき部分（Ｃ）　Ｎのみを有効
データとしてデータレジスタ２１内の対応のビット位置
に保持させる。すなわち、第２図の（ｂ）に示すような
（ＯＣ）イを並列転送路ＰＰＩを介してデータレジスタ
２１に設定する。

次に、制御装置２４は、第２図の（Ｃ）に示すように、
データレジスタ２１内の有効データ（Ｃ）に対応するマ
スクレジスタ２２内の第０ビ・ノドから第３ビツトまで
のビット位置に、データレジスタ２１からの出力をセレ
クタ２３に選択させるためのビット“１”を設定し、他
のビット位置にはデータレジスタ２１への入力をセレク
タ２３に選択させるためのビット“０”を設定する。

制御回路２４は、上記レジスタ２１と２２への設定が終
了すると、ディジタル処理装置１０内の制御回路１２に
連なるシフトモード信号線ＳＭＤとアドレス信号線ＡＤ
Ｒ上にシフトモード指令信号とアドレス信号を出力する
。これを受けた制御回路１２は、ディジタル処理装置１
０内の所定のデータ保持手段を直列に接続するシフトレ
ジスタ１１−１を一時的に形成すると共に、セレクタ１
３の切り替えによりシフトレジスタ１１−１の直列出力
端子を直列転送路ＳＰＩに接続する。

引き続き、制御回路２４は、アンドゲート２５の一方の
入力端子に連なる信号線上にハイ信号を出力すると共に
オアゲート２６の一方に連なる信号線をローに立下げる
ことにより、セレクタの切り替えがマスクレジスタ２２
の出力のみによって行われるようにする。さらに、制御
回路２４は制御回路１２に連なるシフトイン信号線ＳＩ
Ｎに、シフトの開始を通知し、クロック信号ＣＬＫの供
給を開始する。

シフトレジスタ１１−１からは、最初のクロック信号Ｃ
ＬＫに同期してビット“１”がセレクタ１３を経て直列
転送路ＳＰｌ上に出力される。これと同時に、データレ
ジスタ２１からはビット“０”が直列転送路ＳＰａ上に
出力され、マスクレジスタ２２からはビット“１″が直
列転送路ＳＦ３上に出力される。セレクタ２３は、マス
クレジスタ２２から出力されたビット“１”に従って、
直列転送路ＳＦ３上のビット“０”を選択し、これを直
列転送路ＳＦ２上に出力する。同様に、２番目から４番
目までのクロック信号に同期してマスクレジスタ２３か
らビット“１″が連続して３回出力され、データレジス
タ２１から直列転送路ＳＰａ上に出力されたビット“０
”、“１″、“１”が順次直列転送路ＳＦ３上に出力さ
れる。

第５番目から第８番目のクロック信号ＣＬＫに同期して
マスクレジスタ２２からビット“Ｏ”が連続して４回出
力される。セレクタ２３は、このマスクレジスタ２２か
ら出力された選択指定ビット“０”に従って、直列転送
路ＳＰＩ上に順次出現する旧データの４ビツト“０”、
“ｌ”、“Ｏ”、“１”をそのまま直列転送路ＳＰＺ上
に出力する。

このようにして、直列転送路ＳＰ２に出力された８個の
ビット“０”　ＩＩＱ″、ＩＩＩ″、１１″。

０″　ＩＩＩＺＩＩＱ″、“１″は、ディジタル処理装
置１０内に一時的に形成されたシフトレジスタ１１−１
に直列転送され、このシフトレジスタの内容は第２図の
（Ｄ）に示すような（ＡＣ）。

に書き替えられる。

このデータの一部書き替え処理は、旧データの読出しの
終了と同時に終了する。すなわち、直列転送による旧デ
ータの読出しと、その一部変更と、直列転送による新デ
ータの書込みが同時に行われたことになり、データの一
部変更のための処理時間と新データの書込みのための処
理時間が完全に除去され、一部書き替え処理時間が著し
く短縮される。

なお、旧データの全部書き替えは、マスクレジスタ２２
を使用せず制御回路２４からオアゲート２６を介して直
接セレクタ２３にハイ信号を供給、して、データレジス
タ２１の出力を全て直列転送路ＳＰＺ上に出力させるこ
とにより行ってもよいし、あるいはマスクレジスタ２２
の内容をオール“１”とすることにより一部書き替えの
場合と同様に行ってもよい。

データレジスタ２１内の無効データとしてオール“０”
を設定したが、オール１１″等任意のデータを設定して
もよい。あるいは、ビット幅が大きい場合などには有効
データのみをデータレジスタ２１に書込む構成としても
よい。

発明の効果 以上詳細に説明したように、本発明の診断装置は、読出
した旧データと、データレジスタに有効部分として設定
した書き替え部分をマスクレジスタに設定した選択指定
ビットに従って選択させつつ旧データの読出しと同時に
書込むように構成されているので、直列転送による旧デ
ータの読出し。

その一部変更及び直列転送による書込みが同時に実行さ
れ、従来データの一部変更と書込みに要した時間が完全
に除去され、全処理時間が大幅に短縮されるという効果
が奏される。

【図面の簡単な説明】

第１図は本発明の一実施例の診断装置のうち読出し・書
込みに関連する部分の構成をディジタル処理装置内の関
連の部分と共に示すブロック図。 第２図は第１図の動作を説明するための概念図。 第３図は従来の診断装置の読出し・書込みに関連する部
分の構成をディジタル処理装置の関連の部分と共に示す
ブロック図である。 １０・・・ディジタル処理装置、１１−１〜１１−ｎ・
・・シフトレジスタ（第１のシフトレジスタ）、２０・
・・診断装置：　２１・・・データレジスタ（第２のシ
フトレジスタ）、２２・・・マスクレジスタ（第３のシ
フトレジスタ）、２３・・・セレクタ（選択手段）、２
４・・・制御回路（制御手段）。

Claims (1)

1. 【特許請求の範囲】 ディジタル処理装置内の所定のデータ保持手段を直列に
   接続する第１のシフトレジスタを一時的に形成し、この
   第１のシフトレジスタと、診断装置側の並列入出力可能
   な第２のシフトレジスタとを接続して第１、第２のシフ
   トレジスタ間で直列データ転送を行うことによりディジ
   タル処理装置内の所定のデータ保持手段の内容を診断装
   置側に読出す機能と、診断装置側からディジタル処理装
   置内の所定のデータ保持手段に所定の内容を書込む機能
   を備えたディジタル処理装置の診断装置において、 第２のシフトレジスタと同一ビット幅の選択指定ビット
   群を保持し、第２のシフトレジスタと同期してシフトさ
   れる第３のシフトレジスタと、この第３のシフトレジス
   タから出力される選択指定ビットに従い、第２のシフト
   レジスタの入力又は出力をビット単位で選択して第１の
   シフトレジスタに連なる直列データ転送路上に出力する
   選択手段と、 前記第１のシフトレジスタの内容のうち変更すべき部分
   のみを有効データとして前記第２のシフトレジスタ内の
   対応のビット位置に保持させ、この第２のシフトレジス
   タ内の有効データに対応する第３のシフトレジスタ内の
   ビット位置だけに第２のシフトレジスタの出力を選択さ
   せる選択指定ビットを設定する制御手段とを備えたこと
   を特徴とするディジタル処理装置の診断装置。