JPS6269675A

JPS6269675A - 半導体装置の製造方法

Info

Publication number: JPS6269675A
Application number: JP60210428A
Authority: JP
Inventors: Jiro Oshima; 次郎大島; Tatsuichi Ko; 高　辰一; Toshiyo Itou; 伊藤　敏代; Masaharu Aoyama; 青山　正治
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-09-24
Filing date: 1985-09-24
Publication date: 1987-03-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は半導体装置の製造方法に関し、特に低雑音のバ
イポーラトランジスタの製造方法に係わる。

〔発明の技術的背景とその問題点〕

周知の如く、半導体基板の表面に均一性のよい不純物拡
散層を得るためにイオン注入法が知られている。このイ
オン注入法は特定の不純物数を数えながら半導体基板中
に直接打込むため、その制御数が優れておシ半導体製造
工程に多用されている。しかし、イオン注入法は、イオ
ン打込みの際半導体基板表面の損傷が大きい。

そこで、この損傷を低減するために半導体基板表面に緩
衝膜として酸化膜を形成し、これを通してイオン注入す
る方法が採られている。しかしながら、この方法によれ
は、酸化膜を用いて前記基板に不純物原子が直接打込ま
れるため、基板表面の損傷を回避することはできない、
なお。この損傷はその後熱処理を施すことによシある程
度回復させているが、近年は低雑音の素子が要求されて
しることからこの要求に十分満足するものではない。こ
の原因は、熱処理によってイオン打込時の損傷が十分回
復していないためと考えられている。特に、損傷の回復
過程に基板中の酸素、炭素、Ｘ金属が関与すると積層欠
陥などの面欠陥や酸素クラスターなどの点欠陥が発生し
、素子の雑音の原因となりている。

また、前記損傷を低減する方法としてＴｈ　Ｑａ多用い
たＰ製拡散層の場合には特願昭５５−１７１３０４　Ｋ
示すように酸化膜にＱａをイオン打込みをする方法が提
案されている。この方法によれば、Ｇａ−？Ａｊなど酸
化膜中の拡散係数の速い原子ならば、基板にイオン打込
みによる損傷を発生せず好結果を得られる。しかしなが
ら。

現在、半導体素子に多用されているボロン、リン原子に
おいて拡酸化膜中の拡散係数が小さく。

上記提案を用いることはできない。

〔発明の目的〕

本発明は上記事情に鑑みてなされたもので。

イオン打込み法による不純物量を制御しつつ、半導体基
板表面の損傷を低減し得る半導体装置の製造方法を提供
することを目的とする。

〔発明の概要〕

本発明は、半導体基板上に非単結晶シリコン膜を形成す
る工程と、この非単結晶シリコン族中にフッ化化合物分
子をイオン注入する工程と。

前記単結晶シリコン族に注入された不純物を前記基板中
に拡散する工程と、前記非単結晶シリコン膜を全て酸化
し酸化膜を形成する工程とを具備することによシ、イオ
ン注入時の基板表面の損傷を低減することを図ったもの
である。

〔発明の実施例〕

以下１本発明をバイポーラ型ＮＰＮ）、７ンジスタの製
造について第１図０〜（−）を参照して説明する。

（１）まず、常法によシＰ塵のシリコン基板１の表面に
Ｎｆｆ１埋込み層２．Ｎ型エピタキシャル層３及びＰ型
の素子分離領域４を形成した（第１図（１）図示）。つ
づいて、前記基板１上に厚さ６００１Ｂの熱酸化膜５を
形成した後。

後記Ｐ型拡散層（ベース）形成予定部に対応する前記熱
酸化膜５を選択的に開嵌開孔部６を形成した。次いで、
全面に非単結晶シリコン膜としての厚さ１００訪のアン
ドープの多結晶シリコイ膜７をＬＰＣＶＤ法にょシ形成
した。しかる後、この多結晶シリコン膜７にＢＰ、イオ
ンを加速電圧４０　ｋ＠Ｖ　、　　ドーズ：ｍ４ｘ１０
１４ｅｏｎｓ／ａｌの条件下でイオン注入した（第１図
（ｂ）図示）。なお、　ＢＰ、’イオン０代シに十ＢＦイオンを用いてもよく、またＢＰ、イオンとＢＦイ
オンを重ねて打込んでもよい。

（２）　　次に、全面に厚さ３００鵡のアンドープのＣ
ＶＤ膜８を堆積した後、不活性雰囲気中で１２００℃、
３０分の高温熱処理を施した。これによシ、前記多結晶
シリコン膜７中のボロン原子が前記熱酸化膜５の開孔部
６よシ前記Ｎ屋エピタキシャル層３中に拡散し、接合深
さ２．７μｍ　程度のＰ型拡散層（ベース）９が形成さ
れた（第１図（ロ）図示）。

つづいて、前記ＣＶＤ膜８を７ツ化アンモニウム水溶液
にて除去した後、１０００℃。

４０分のウェット酸化によ多前記多結晶シリコン膜１を
酸化し、厚さ約２００鯵の酸化膜１０を形成した（第１
図（ｄ）図示）。次いで。

エミッタ、コレクタ形成予定部に対応する前記酸化膜１
０及び熱酸化膜５を開孔し、この開口部より不純物を等
してＮ屋のエミッタ・コレクター１．１２を夫々形成し
た。以下。

全面にＰＳＧ膜１３をＣＶＤ法にょ）形成した後。

このＰＳＧ膜Ｊ　ｓ等に適宜コンタクトホール１４を形
成し、更にこれらコンタクトホールにベース・エミッタ
・；レクタ用の取出し電極１５・・・を形成してバイボ
ーｊｍＮＰＮ）ランジスタを製造した（第１図（・）図
示）。

本発明によれば、シリコン基板１のＮ瓜エピタキシャル
層ＳにＰ厘拡散層（ベース）９を形成する際、多結晶シ
リプン膜７中にイオン注入したボロン原子を熱処理によ
ルＮ温エピタキシャル層３に拡散することによシ行うた
め、　Ｎｆｆ１工ピタキシヤル層３の表面が損傷するこ
となく所定の不純物濃度のＰ屋拡散層９を形成すること
ができる。事実、従来及び本発明にょるＮＰＮト２ンジ
スタの夫々の雑音、レベルを比較したところ、第２図に
示す結果を得た。なお、これらトランジスタの形状はエ
ミッタ面積６００ｐｍ”。

ベース面積２２００μｍｇ、二建ツタ深さ釣人Ｑ／４ｍ
。

ベース深さ約２．６μｍとした。また、第２図の縦軸は
ｌ／ｆ雑音レベルの正規化値（ｆは周波数）を、具体的
には１ｈ八π（ｐＡ）　ａｔ　１０　Ｈｚ　（但し、　
ｉｎはノイズ電流）である。更に１図において（イ）。

（ロ）は夫々従来の場合、（ハ）は本発明の場合を夫々
示し、（ロ）はベース拡散にＢ１０膜を用いた。図よシ
、本発明によれば雑音レベルが従来のそれと比べ約１／
２以下に低減していることが確認できる。

また、ベース、コレクタ接合表面付近の表面再結合速度
（Ｓｏ）を測定したところ、従来の場合Ｓｏ　＝約３　
Ｑ　ｓ＠ｅ　／（１’ｆｆｉであったのに対し、　本’
ＡＦＪＡ（Ｄ場合８ｏ−約８ｍｅｃ／／ｃＩｒＬ　とか
なシ改善されている。

この理由は、　ＢＦ；’、ＢＰ＋イオンをイオン打込み
した際のフッ素原子がポリシリコン膜の酸化工程におい
て単結晶シリコンと酸化膜界面のダングリングボンドを
埋めること忙よるからである。

この表面再結合速度の改善はラテラルＰＮＰ　）ランジ
スタの雑音レベルをも改善していることが、第３図よシ
明らかである。

なお、上記実施例ではボロン原子のフッ化物（ＢＰ　、
　ＢＰ、　）についてのみ説明したが、ボロン原子以外
にリン原子のフッ化物（ＰＦ　、　ＰＦ、等）ヒ素・原
子の７ツ化物（Ａｓｈ、Ａｓｈ等）を用いても同様の効
果が得られる。

また、上記実施例では非単結晶シリコン膜として多結晶
シリコン膜を用いたが、これに限らず、アモルファスシ
リコン膜でもよい。

〔発明の効果〕

以上詳述した如く本発明によれば、イオン打込み法によ
る不純物量を制御しつつ、半導体基板表面の損傷を低減
し得る半導体装置の製造方法を提供できる。

【図面の簡単な説明】

第１図（＆）〜（−）は本発明の一実施例に係るバイボ
ー２屋ＮＰＮ）ｊンジスタの製造方法を工Ｓ順に示す断
面図、第２図は従来及び本発明に係るバイポーラ厘ＮＰ
Ｎ）ランジスタの１／ｆＭ音レベルの正規化値特性図、
第３図は従来及び本発明に係るラテラルＰＮＰ）？ンジ
スタの１／ｆ雑音レベルの正規化値特性図である。１・・・Ｐ型のシリコン基板、２・・・８Ｍ１埋込み層
、ｉ’−：・’ｉｑｍエピタキシャル層、４・・・Ｐ型
の素子分離領域、５・・・熱酸化膜、１・・・多結晶シ
リコン膜、８・・・ＣＶＤ膜、９・・・ＰＭ拡散層（ベ
ース）。１０・・・酸化膜、１１・・・エミッタ、１２・・・コ
レクタ、１３・・・Ｐ８Ｑ膜、１４・・・コンタクトホ
ール。１５・・・取出し電極。出願人代理人　弁理士　　鈴　江　武　彦ン第１図第２図第３図

Claims

【特許請求の範囲】

半導体基板上に非単結晶シリコン膜を形成する工程と、
この非単結晶シリコン膜中にフッ化化合物分子をイオン
注入する工程と、前記多結晶シリコン膜に注入された不
純物原子を前記基板中に拡散する工程と、前記非単結晶
シリコン膜を全て酸化し酸化膜を形成する工程とを具備
することを特徴とする半導体装置の製造方法。