JPS6271255A - 注入された抵抗器の製作方法および半導体抵抗器 - Google Patents

注入された抵抗器の製作方法および半導体抵抗器

Info

Publication number
JPS6271255A
JPS6271255A JP61157151A JP15715186A JPS6271255A JP S6271255 A JPS6271255 A JP S6271255A JP 61157151 A JP61157151 A JP 61157151A JP 15715186 A JP15715186 A JP 15715186A JP S6271255 A JPS6271255 A JP S6271255A
Authority
JP
Japan
Prior art keywords
resistor
zone
implanted
value
resistance zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61157151A
Other languages
English (en)
Other versions
JPH0746716B2 (ja
Inventor
マリオ・フオロニ
パオロ・フエラーリ
フランコ・ベルトツチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of JPS6271255A publication Critical patent/JPS6271255A/ja
Publication of JPH0746716B2 publication Critical patent/JPH0746716B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/43—Resistors having PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は注入された抵抗器を製作する方法およびその
方法で得られる抵抗器に関するものである。
周知のように、たとえばトランジスタのような能動構成
要素に回路的に接続される集積した抵抗回路の構成要素
として使用するための、半導体サブストレートまたはチ
ップ内の抵抗要素、特に高オーム値の抵抗器を製作する
ために、いくつかの技術が現在採用されており、それら
の最も一般的なものはエミッタ領域の拡散に続いて、そ
のような抵抗器を製作すること、すなわちその工程の終
、わりに製作することど、ベースおよびエミッタ領域の
生成および拡散の前にそれらを製作することである。
先行技術の前者の方法では、抵抗器は一般的にフィール
ドの酸化物上でフォト処理によって一般的に得られ、そ
れはかなりの厚みを有する。この事実は抵抗器を横切る
いかなる金属層または接続（これより先は「金属」とす
る）の遮断の問題を引き起こし、さらに、もしその抵抗
器を横切る金属が高電位であるなら、抵抗器のオーム値
の不所望な変化もまた起こるかもしれない。
逆もまた同様で、上で述べられた後者の先行技術の方法
では、述べられたようにベースおよびエミッタ領域の生
成および拡散の後で抵抗器が生成される。この場合、抵
抗のオーム値が、連続的な酸化のような熱処理に依存す
るといった実質的な欠点に遭遇する。
したがって、この発明の狙いは注入された抵抗器を製作
する方法を提供することであって、それによって先行の
方法に影響を及ぼす欠点は除去され得る。
上の狙いの中で、この発明の主たる目的は、抵抗器自身
を横切るいかなる金属の遮断も引き起こさず、そしてそ
れらの値を変化させ得る高電位の金属によって影響され
ない、高値のそして最少の負担の抵抗器を与える、示さ
れたような方法を提供することである。
この発明の別の目的は、半導体本体の連続的な酸化のよ
うな処理から独立して抵抗器を製作することができる、
示されたような方法を提供することである。
この発明の少なからぬ目的１区、最少の工程の数を含み
、そして従来の技術および装置を利用して非常に経済的
な方法で実現され得る、示されたような方法を提供する
ことである。
この発明に従えば、上記の狙いおよび目的はこれより先
に明らかとなる他の目的とともに、注入した抵抗器、特
に、注入した高オーム値の抵抗器を製作する方法によっ
て達成され、その方法は順に、周知の技術で高抵抗値ゾ
ーンを半導体領域内に注入する第１の工程を含み、その
高抵抗値ゾーンは設定された幅および長さを有し、さら
に、設定された厚みを有する多結晶シリコン層を生成し
、それによって前記高抵抗値ゾーンを完全に覆う第２の
工程と、前り己半導体領域内に設定された導電率および
ドーピングを有するさらに別のゾーンの生成および拡散
の少なくとも１つの第３の工程とを含む。
この発明のさらに別の特徴および利点は、この１つの図
を参照して以下の詳細な説明から明らかとなり、その図
はこの発明に従った半導体チップ内に注入された高値の
抵抗器の拡大した断面図を示す。
引用された図面を特に参照すると、この発明に従って半
導体サブストレート内に注入された最少の負担の高オー
ム値抵抗器を製作する方法は、周知の技術で参照番号１
で一般に示される半導体サブストレート内に、参照番号
２で一般に示されるたとえばＰ型の高抵抗値ゾーンを注
入する第１の工程を含み、そのゾーンは要求される抵抗
値をもとにして設定される幅および長さを有する。特に
、高抵抗値ゾーンはフォトリソグラフィの工程で得られ
るマスクを通して、半導体チップ（サブストレート１）
の表面上への硼素注入によって得ることができる。
この発明に従えば、その抵抗ゾーン２を注入した後に多
結晶シリコン３が生成され、それは抵抗ゾーン２を完全
に覆う。ポリシリコン層３の厚みもまた特定の要求に合
うように設定される。図面から、抵抗ゾーン２はその端
部に近接して、たとえばこれもまたＰ型の２つのゾーン
４および５を有することがわかり、これらは形成される
抵抗要素２の端子を規定するように適合される。引き続
き、方法のさらに他の工程では、たとえばベースおよび
エミッタゾーンが形成されてもよく、これらは詳細に説
明されていないが、設定されたドーピングおよび導電率
を有してもよい。
こうして、酸化はポリシリコン上になされるので、結果
として生じる抵抗器２はいかなる連続の酸化処理からも
特に独立しており、そこからの影響を受は得ない。二酸
化シリコンの上部絶縁層は参照番号６で図に示されてい
る。
当業者が認めるであろうように、ポリシリコンは抵抗器
を横切るいかなる高電位金属に対してもスクリーンとし
ての働きをする。さらに、この発明の方法は上で述べら
れたような先行技術の重大な欠点を示していた、抵抗器
を横切るいかなる金属の起こりうる亀裂の問題も解決す
る。
この発明のために、たとえば１キロオーム／′平方の高
値の抵抗要素を得ることが可能であることが実際に発見
され、その値は引用された外部の影響にかかわらず、実
質的に一定のままである。
この発明が前に述べられた目的を完全に達成することが
前述のことから認められるであろう。
特に、この発明に従った方法は一般にはチップサブスト
レート内に集積された素子の完成前に、たとえばベース
およびエミッタの生成および拡散の前に、抵抗器が形成
される、以前に示された方法の第２のクラスに入るとし
ても、連続した処理から独立し、最少の負担の高値の注
入された抵抗器を与える、特定のポリシリコン生成工程
を提供し、そして以前に述べられた利点のすべてを有す
るという点でその方法のクラスからはずれている。
この発明はそれの特定の実施例を参照して説明されたが
、この発明の概念の範囲内の修正および変化が可能であ
ることが理解される。例として、その方法は異なる高オ
ーム値を有する複数個の抵抗器を同時に製作するように
たやすく拡張されてもよい。
【図面の簡単な説明】
図面は半導体チップ内に注入された拡大された高値の抵
抗器の断面図である。 図において、１は半導体サブストレート、２はＰ型窩抵
抗値ゾーン、３は多結晶シリコン、４および５はＰ型の
ゾーン、６は二酸化シリコンである。 特許出願人　エッセ・ジ・エッセ・ミクロエレットロ二
−力−エッセ争ビ・ア

Claims (4)

    【特許請求の範囲】
  1. （１）注入された抵抗器、特に、注入された高オーム値
    抵抗器を製作する方法であって、周知の技術で半導体領
    域に高抵抗値ゾーンを注入する第１の工程を含み、前記
    高抵抗値ゾーンは設定された幅および長さを有し、設定
    された厚みを有する多結晶シリコンの層を生成し、それ
    によって前記高抵抗値ゾーンを完全に覆う第２の工程と
    、前記半導体領域内に設定された導電率とドーピングを
    有するさらに他のゾーンの生成および拡散の少なくとも
    １つの第３の工程とを順に含む、方法。
  2. （２）設定された導電率およびドーピングを有する前記
    さらに他のゾーンがベースおよびエミッタゾーンである
    ことを特徴とする、特許請求の範囲第１項に記載の方法
    。
  3. （３）酸化工程が前記多結晶シリコン層の上で実行され
    る、特許請求の範囲第１項に記載の方法。
  4. （４）半導体領域に注入される設定された長さおよび幅
    の抵抗ゾーンを有し、前記抵抗ゾーンが生成されたシリ
    コン層で完全に覆われることを特徴とし、前記抵抗ゾー
    ンは実質的に１キロオーム／平方のオーム値を有する、
    先行の特許請求の範囲のいずれかに従った方法で作られ
    た注入された抵抗器、特に高オーム値抵抗器。
JP61157151A 1985-07-04 1986-07-02 注入された抵抗器の製作方法および半導体抵抗器 Expired - Fee Related JPH0746716B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT8521433A IT1214621B (it) 1985-07-04 1985-07-04 Procedimento per realizzare una resistenza di alto valore ohmico e minimo ingombro impiantata in un corpo di semiconduttore, e resistenza ottenuta.
IT21433A/85 1985-07-04

Publications (2)

Publication Number Publication Date
JPS6271255A true JPS6271255A (ja) 1987-04-01
JPH0746716B2 JPH0746716B2 (ja) 1995-05-17

Family

ID=11181722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61157151A Expired - Fee Related JPH0746716B2 (ja) 1985-07-04 1986-07-02 注入された抵抗器の製作方法および半導体抵抗器

Country Status (7)

Country Link
US (1) US4725810A (ja)
JP (1) JPH0746716B2 (ja)
DE (1) DE3621351C2 (ja)
FR (1) FR2584532A1 (ja)
GB (1) GB2177541B (ja)
IT (1) IT1214621B (ja)
NL (1) NL8601663A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2262187A (en) * 1988-11-22 1993-06-09 Seiko Epson Corp Semiconductor resistors
DE19580604T1 (de) * 1994-06-09 1997-05-07 Chipscale Inc Widerstandsfabrikation
US5610079A (en) * 1995-06-19 1997-03-11 Reliance Electric Industrial Company Self-biased moat for parasitic current suppression in integrated circuits
US5587696A (en) * 1995-06-28 1996-12-24 Taiwan Semiconductor Manufacturing Company Ltd. High resistance polysilicon resistor for integrated circuits and method of fabrication thereof
US5883566A (en) * 1997-02-24 1999-03-16 International Business Machines Corporation Noise-isolated buried resistor
US6034411A (en) * 1997-10-29 2000-03-07 Intersil Corporation Inverted thin film resistor
TW409419B (en) * 1998-07-06 2000-10-21 United Microelectronics Corp Manufacture method of integrated circuit resistor
US6228735B1 (en) * 1998-12-15 2001-05-08 United Microelectronics Corp. Method of fabricating thin-film transistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
US3829890A (en) * 1971-11-01 1974-08-13 Corning Glass Works Ion implanted resistor and method
GB1488732A (en) * 1976-05-07 1977-10-12 Ferranti Ltd Integrated circuit devices and to their manufacture
US4167804A (en) * 1976-12-13 1979-09-18 General Motors Corporation Integrated circuit process compatible surge protection resistor
JPS5910581B2 (ja) * 1977-12-01 1984-03-09 富士通株式会社 半導体装置の製造方法
US4367580A (en) * 1980-03-21 1983-01-11 Texas Instruments Incorporated Process for making polysilicon resistors
US4467312A (en) * 1980-12-23 1984-08-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor resistor device

Also Published As

Publication number Publication date
IT1214621B (it) 1990-01-18
NL8601663A (nl) 1987-02-02
FR2584532A1 (fr) 1987-01-09
GB2177541B (en) 1989-08-16
US4725810A (en) 1988-02-16
DE3621351C2 (de) 1999-12-02
GB2177541A (en) 1987-01-21
IT8521433A0 (it) 1985-07-04
JPH0746716B2 (ja) 1995-05-17
GB8614622D0 (en) 1986-07-23
DE3621351A1 (de) 1987-01-08

Similar Documents

Publication Publication Date Title
JPS6173370A (ja) 半導体装置及びその製造方法
JPS6187368A (ja) 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス
JPS62183553A (ja) 集積電子素子の製作方法
US4725810A (en) Method of making an implanted resistor, and resistor obtained thereby
JPS5976459A (ja) モノリシツク集積回路の製造方法
KR930011468B1 (ko) 상부측 기판 접속부를 갖는 상보 금속 산화물 반도체 디바이스 및 이의 제조방법
JPS6325505B2 (ja)
JP2989831B2 (ja) 半導体装置の製造方法
JP3147374B2 (ja) 半導体装置
JPS60236257A (ja) 半導体装置
JP2745946B2 (ja) 半導体集積回路の製造方法
JPH03187255A (ja) 半導体装置の製造方法
JPS5861625A (ja) 半導体装置の製造方法
JPS5858752A (ja) 半導体装置
JPH0510820B2 (ja)
JPS59149053A (ja) 半導体装置およびその製造方法
JPH061803B2 (ja) 半導体集積回路の製造方法
JPS61206219A (ja) 半導体装置の製造方法
JPH0569312B2 (ja)
JPS6010657A (ja) 抵抗体の製造方法
JPH01150336A (ja) 半導体装置
JPS5844761A (ja) 半導体装置の製造方法
JPS5856464A (ja) Ｍｏｓ型半導体装置の製造方法
JPS63292663A (ja) 半導体装置の製造方法
JPH04280424A (ja) 半導体配線構造およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees