JPS6238030A - 誤り訂正装置 - Google Patents
誤り訂正装置Info
- Publication number
- JPS6238030A JPS6238030A JP60177173A JP17717385A JPS6238030A JP S6238030 A JPS6238030 A JP S6238030A JP 60177173 A JP60177173 A JP 60177173A JP 17717385 A JP17717385 A JP 17717385A JP S6238030 A JPS6238030 A JP S6238030A
- Authority
- JP
- Japan
- Prior art keywords
- code
- stage
- decoding
- input
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば光ディスク等の情報記憶装置その他の
情報入出力装置の内部におけるデータ処理あるいはデー
タ伝送において発生した誤りを検出し、これを訂正する
誤り訂正装置に関する。
情報入出力装置の内部におけるデータ処理あるいはデー
タ伝送において発生した誤りを検出し、これを訂正する
誤り訂正装置に関する。
従来の技術
従来の積符号等の二重符号化のための誤り訂正装置は、
第３図に示す構成から成る装置が既知でおる。
第３図に示す構成から成る装置が既知でおる。
第３図において、２ｏは１段目の符号復号器、２１は記
憶装置、２２は２段目の符号復号器、２３は制御装置、
２４は情報入出力端子、２５は通信路に接続された符号
入出力端子である。
憶装置、２２は２段目の符号復号器、２３は制御装置、
２４は情報入出力端子、２５は通信路に接続された符号
入出力端子である。
符号化時は、情報入出力端子２４からの入力情報が１段
目の符号復号器２０で先ず１段目の符号化が行われ、こ
れが記憶装置２１に蓄積される。
目の符号復号器２０で先ず１段目の符号化が行われ、こ
れが記憶装置２１に蓄積される。
更に２段目の符号復号器２２で２段目の符号化が行われ
、これが符号入出力端子２５を経て通信路に出力される
。
、これが符号入出力端子２５を経て通信路に出力される
。
この場合、データの流れは、全て制御装置２３で制御さ
れる。
れる。
復号化時のデータの流れは上述した符号化時のデータの
流れの逆になる。
流れの逆になる。
発明が解決しようとする問題点
しかしながら、前記従来の誤り訂正装置においては、そ
の構成上、記憶装置２１と２段目の符号復号器２２の制
御を行うだめの制御系が複雑となる。
の構成上、記憶装置２１と２段目の符号復号器２２の制
御を行うだめの制御系が複雑となる。
それかために、例えば復号化を３段、４段で行うことで
訂正能力の向上を図ろうとする場合や、あるいはまた、
単一の（１段だけの）符号復号器で一重符号化を実施し
たい場合等に訃いては８、この種の従来の装置では対応
し得々いという問題点があった。
訂正能力の向上を図ろうとする場合や、あるいはまた、
単一の（１段だけの）符号復号器で一重符号化を実施し
たい場合等に訃いては８、この種の従来の装置では対応
し得々いという問題点があった。
そこで、本発明は符号復号器等の制御系を簡略化し５て
、かつ従来の装置では対応し得ない上述したような問題
点を解消した誤り訂正装置を提供することを目的として
いる。
、かつ従来の装置では対応し得ない上述したような問題
点を解消した誤り訂正装置を提供することを目的として
いる。
問題点を解決するだめの手段
前記の目的を達成するため、本発明の誤り訂正装置は、
バッファ記憶回路と、このバッファ記憶回路の入出力を
制御する制御回路と、この制御回路を介して制御される
符号復号器をひとまとめとした符号復号系を基本構成と
したものである。
バッファ記憶回路と、このバッファ記憶回路の入出力を
制御する制御回路と、この制御回路を介して制御される
符号復号器をひとまとめとした符号復号系を基本構成と
したものである。
作 用
バッファ記憶回路、制御回路及び符号復号器を１単位と
して符号復号系が構成されているので、この符号復号系
を２段、３段等多段に併設構成した場合でもそれぞれの
制御系が簡略化されていて、全体の制御系を複雑化する
ととがない。
して符号復号系が構成されているので、この符号復号系
を２段、３段等多段に併設構成した場合でもそれぞれの
制御系が簡略化されていて、全体の制御系を複雑化する
ととがない。
また２、符号復号系を１段構成にし／ζ装置によれば、
−重の符号・復号化処理が可能となる。
−重の符号・復号化処理が可能となる。
また、符号復号系を多段構成にすれば、より高度な訂正
能力を発揮し得る。
能力を発揮し得る。
実施例
第１図は、本発明の誤り訂正回路の一実施例を示す概略
的ブロック図である。
的ブロック図である。
この実施例では、符号復号系を２段構成にして二重符号
化処理の可能な装置を代表例として示１〜である。
化処理の可能な装置を代表例として示１〜である。
第１図において、１ば１段目の符号り量系、２は２段目
の符号復号系であって、これら符号復号系１．２は、そ
れぞれバッファ記憶回路１１と、このバッファ記憶回路
１１の入出力を制御する制御回路１２と、この制御回路
１２を介して制御される符号復号器１３とが一単位にひ
と“まとめされて構成されている。３は情報入出力端子
であり、４は光ディスク等の情報入出力装置（図示せず
）に対する符号入出力端子である。
の符号復号系であって、これら符号復号系１．２は、そ
れぞれバッファ記憶回路１１と、このバッファ記憶回路
１１の入出力を制御する制御回路１２と、この制御回路
１２を介して制御される符号復号器１３とが一単位にひ
と“まとめされて構成されている。３は情報入出力端子
であり、４は光ディスク等の情報入出力装置（図示せず
）に対する符号入出力端子である。
次に動作を説明する。
符号化時は、情報入出力端子３より情報が１段目の符号
復号系１の制御回路１２に入力され、次いで、この制御
回路１２を介してバッファ記憶回路１１と符号復号器１
３にそれぞれ入力される。
復号系１の制御回路１２に入力され、次いで、この制御
回路１２を介してバッファ記憶回路１１と符号復号器１
３にそれぞれ入力される。
符号復号器１３において誤り検査符号（誤り検出符号及
び誤り訂正符号）が生成され、この生成された検査符号
は、バッファ記憶回路から情報が出力されるときに情報
と共に外部に出力される。
び誤り訂正符号）が生成され、この生成された検査符号
は、バッファ記憶回路から情報が出力されるときに情報
と共に外部に出力される。
つまりバッファされない。
符号化される情報の一単位の入力及びその符号化が終了
した後、制御回路１２を介してバッファ記憶回路１１よ
り検査符号を呼出し、この検査符号を２段目の符号復号
系２に入力し積符号（二重符号化）の処理を行う。
した後、制御回路１２を介してバッファ記憶回路１１よ
り検査符号を呼出し、この検査符号を２段目の符号復号
系２に入力し積符号（二重符号化）の処理を行う。
ところで、積符号を実現するためには、第２図に示すよ
うに、１段目（初段）と２段目（次段）の符号化の処理
方向を変更する必要がある。
うに、１段目（初段）と２段目（次段）の符号化の処理
方向を変更する必要がある。
そこで、１段目の符号復号系１で生成された誤り検査符
号を一旦パッファ記憶回路１１へ入力し、その後肢回路
１１から出力する際に、符号化方向の変更処理がなされ
る。勿論、２段目の符号復号系２においても同様の変更
処理がなされる。
号を一旦パッファ記憶回路１１へ入力し、その後肢回路
１１から出力する際に、符号化方向の変更処理がなされ
る。勿論、２段目の符号復号系２においても同様の変更
処理がなされる。
斯様にして二重符号化された誤り検査符号は符号入出力
端子４を経て情報入出力装置（図示せず）に出力される
。
端子４を経て情報入出力装置（図示せず）に出力される
。
復号化時は、符号化時の逆動作となる。つまり、情報入
出力装置より符号が符号入出力端子４を経て２段目の符
号復号系２に入力される。入力された当該符号は−Ｈバ
ッファ記憶回路に記憶され、該回路より出力される際に
符号の方向変更がなされ、復号化処理が行われる。この
復号化処理によって得られた信号は、１段目の符号復号
系１の制御回路１２に入力され、以下前記と同様の処理
がなされて、訂正可能な誤りは訂正されて、情報入出力
端子３に出力される。
出力装置より符号が符号入出力端子４を経て２段目の符
号復号系２に入力される。入力された当該符号は−Ｈバ
ッファ記憶回路に記憶され、該回路より出力される際に
符号の方向変更がなされ、復号化処理が行われる。この
復号化処理によって得られた信号は、１段目の符号復号
系１の制御回路１２に入力され、以下前記と同様の処理
がなされて、訂正可能な誤りは訂正されて、情報入出力
端子３に出力される。
尚、この実施例では、符号復号系を２段構成にした場合
について説明したが、３段若しくは４段等の多段構成と
することもできる。
について説明したが、３段若しくは４段等の多段構成と
することもできる。
発明の効果
以上詳述したように、本発明は、バッファ記憶回路と制
御回路と符号復号器を１単位とする符号・復号化処理を
可能とした符号復号系を基本構成としたものであるから
、この基本構成からなる符号復号系を複数段追加して多
段構成とした場合においても、それぞれの制御系が簡略
化されており、装置全体の制御系を複雑化することがな
い。
御回路と符号復号器を１単位とする符号・復号化処理を
可能とした符号復号系を基本構成としたものであるから
、この基本構成からなる符号復号系を複数段追加して多
段構成とした場合においても、それぞれの制御系が簡略
化されており、装置全体の制御系を複雑化することがな
い。
また、符号復号系を１段で使用すれば、−重の符号の符
号復号器として利用することができる。
号復号器として利用することができる。
まだ、多段構成とした場合、符号化時は初段だけを使用
し、次段以降の他の符号復号系を動作させずにおき、復
号化時に全ての符号復号系を動作させることで訂正能力
を向上させる等、所謂変則使用のできる構成に改変する
ことが容易でちる。
し、次段以降の他の符号復号系を動作させずにおき、復
号化時に全ての符号復号系を動作させることで訂正能力
を向上させる等、所謂変則使用のできる構成に改変する
ことが容易でちる。
第１図は本発明の一実施例による誤り訂正装置室のブロ
ック図である。 １．２・・・・・・符号復号系、１１・・・・・バッフ
ァ記憶回路、１２・・・・・・制御回路、１３・・・・
・・符号復号器、３・・・・・・情報入出力端子、４・
・・・・・符号入出力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ＋１ Ｌ−−−−Ｊ Ｌ−−−−一−−−Ｊ第２図
ック図である。 １．２・・・・・・符号復号系、１１・・・・・バッフ
ァ記憶回路、１２・・・・・・制御回路、１３・・・・
・・符号復号器、３・・・・・・情報入出力端子、４・
・・・・・符号入出力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ＋１ Ｌ−−−−Ｊ Ｌ−−−−一−−−Ｊ第２図
Claims (1)
- バッファ記憶回路と、このバッファ記憶回路の入出力を
制御する制御回路と、この制御回路を介して制御される
符号復号器とを１単位として符号・復号化の処理を可能
とした符号復号系を１段以上具備し、前記制御回路の情
報及び符号の入出力端子を介して情報及び符号の入出力
を行うようにしたことを特徴とする誤り訂正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177173A JPS6238030A (ja) | 1985-08-12 | 1985-08-12 | 誤り訂正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177173A JPS6238030A (ja) | 1985-08-12 | 1985-08-12 | 誤り訂正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6238030A true JPS6238030A (ja) | 1987-02-19 |
| JPH0226889B2 JPH0226889B2 (ja) | 1990-06-13 |
Family
ID=16026456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60177173A Granted JPS6238030A (ja) | 1985-08-12 | 1985-08-12 | 誤り訂正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6238030A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041037U (ja) * | 1990-04-19 | 1992-01-07 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171145A (ja) * | 1982-04-01 | 1983-10-07 | Mitsubishi Electric Corp | 復号化装置 |
| JPS58200351A (ja) * | 1982-05-14 | 1983-11-21 | Nec Corp | 誤り訂正回路 |
-
1985
- 1985-08-12 JP JP60177173A patent/JPS6238030A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171145A (ja) * | 1982-04-01 | 1983-10-07 | Mitsubishi Electric Corp | 復号化装置 |
| JPS58200351A (ja) * | 1982-05-14 | 1983-11-21 | Nec Corp | 誤り訂正回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0226889B2 (ja) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621873B1 (en) | Puncturing device and method for turbo encoder in mobile communication system | |
| JPS632370B2 (ja) | ||
| MY130133A (en) | Method and apparatus for decoding error correction code | |
| JPS6238030A (ja) | 誤り訂正装置 | |
| KR100189531B1 (ko) | Cd-rom 드라이브에 있어서 섹터 데이타 디코딩방법 및 회로 | |
| JPS63185132A (ja) | Ｐｃｍ音声復号装置 | |
| JPS62116019A (ja) | 符号化および復号処理のためのディジタル共用回路 | |
| JPS60170330A (ja) | 復号化システム | |
| JPS61173527A (ja) | 画像デ−タ圧縮方式 | |
| JPH0345020A (ja) | 巡回符号処理回路 | |
| JPH03242027A (ja) | インターリーブを付加した並列誤り訂正方式 | |
| JPH06350540A (ja) | デジタルオーディオ信号のエラー補償方法 | |
| JPS6322736B2 (ja) | ||
| JP2763413B2 (ja) | 誤り訂正符号の符号器ならびに符号化方法およびその復号器ならびに復号方法 | |
| JPH0621920A (ja) | 複数ブロック化伝送フレームの誤り検出方法 | |
| JPS6133022A (ja) | 符号処理装置 | |
| JPS627295A (ja) | ↓５Ｃｎコ−ド系信号の読取り方式 | |
| JPS60257627A (ja) | プログラマブルシンドロ−ム演算回路 | |
| JPS61232726A (ja) | 誤り訂正装置 | |
| KR100371157B1 (ko) | 디지탈브이씨알의에러정정방법 | |
| JPS6029069A (ja) | 誤り検出訂正符号化方法 | |
| JPH0253328A (ja) | 符号化回路 | |
| JPS5765937A (en) | Split duplex interleave method | |
| JPH03292023A (ja) | インタリーブ段数可変誤り訂正伝送方式 | |
| JPH04156112A (ja) | 誤り訂正装置 |