JPS6273775A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔”不明の枝体」分野〜ｊ 本発明は、電界効果トランジスタの製造方法に関する。

〔発明の技術的背景〕

従来、半絶縁性半導体基板を用いた半導体装置は次のよ
うにして製造されている。先ず、第３図（Ａ）に示す如
く、半絶縁性半導体基板１上にレジスト膜２を形成し、
これに所定のパターニングを施す。ｉ４ターニングされ
て開口部３を有するレジスト膜２をマスクにして、所定
導電型の不純物５を半絶縁性半導体基板１内に注入し、
イオン注入層６を形成する。

次いで、同図Φ）に示す如く、これに所定の熱処理を施
してイオン注入層６を活性層７とする。

次に、同図（Ｃ）に示す如く、活性層７を含む半絶縁性
半導体基板Ｉ上に耐熱性のゲート電極形成部材８及び絶
縁膜９を順次積層する。

次に、同図０）に示す如く、絶縁膜９をパターニングし
た後、これをマスクにしてその直下に所定ノ（ターンの
ｒ−ト電極１０が残存するようにゲート電極形成部材８
をパターニングする。

次に同図＠）に示す如＜、ゲート電極１０上の絶縁膜９
及び半絶縁性半導体基板１上に新しく形成した所定パタ
ーンのレジスト膜１１をマスクにして所定導電型の不純
物１２を活性層７を貫挿して半絶縁性半導体基板１内に
イオン注入層１３を形成する。

次に、同図（Ｆ′）に示す如く、レジスト膜１１及び絶
縁膜９を除去し、ゲート電極１０及びイオン注入層１３
を含む半絶縁性半導体基板１の表面を保護膜１４で覆っ
た後、所定の熱処理を施し、イオン注入層Ｉ３を導電層
１５に形成する。

然る後、同図Ｏ）に示す如く、導電層１５に接続するオ
ーミック電極を半絶縁性半導体基板１上に形成し、所定
の電界効果トランジスタを得る。

〔背景技術の問題点〕

このような従来の電界効果トランジスタの製造方法によ
るものでは、次のような欠点を有している。すなわち、
ｆ−）電極形成部材８を設ける以前は、活性層７の表面
には何も被着されていない。このためイオン注入によっ
て損傷を受けておシ、化学的、物理的に外部から影響を
受は易い状態になっている。従って、イオン注入の際の
マスクとなったレジスト膜２を除去する時の化学的処理
或いは物理的処理によって表面が削られてしまう。また
、ゲート電極形成部材８を設ける以前は、表面は雰囲気
中にさらされているため酸化されている。この酸化膜を
除去するための酸によっても表面の一部分が削られてし
まう。これらの結果、活性層７の厚さが変化し、活性層
７の厚さに極めて敏感に応答するしきい値電圧等の所謂
ＦＥＴ％性が不均一になったり、目標値から外れてしま
う。更に、注入されるイオン５，１２は、半絶縁性半導
体基板１内に直接打込まれるため、イオンの持つ速度エ
ネルギーは大きく、面チャネリングと呼ばれるＦＥＴ特
性の面内不均一性をもたらす現象を起し易かった。

〔発明の目的〕

本発明は、高い相互コンダクタンス及びショットキー障
壁高さを有すると共に、均一で再現性の良好なしきい値
電圧を有する高性能の電界効果トランジスタを容易に得
ることができる電界効果トランジスタの製造方法を提供
することをその目的とするものである。

〔発明の概要〕

本発明は、半絶縁性半導体基板内に形成された活性層の
所定領域をｆ−ト電極形成部材及びダミーゲートで保饅
した状態でダミーゲートをマスクにして、半絶縁性半導
体基板内に導電層を形成する工程を設けたことによシ、
高い相互コンダクタンス及びショットキー障壁高さを有
すると共に、均一で再現性の良好なしきい値電圧を有す
る高性能の電界効果トランジスタを容易に得ることがで
きる電界効果トランジスタの製造方法である。

〔発明の実施例〕

以下、本発明の実施例について図面を参照して説明する
。先ず、第１図（Ａ）に示す如（、ＧａＡｇからなる半
絶縁性半導体基板２０上に厚さ５００〜１０００ｉの窒
化タングステン耐熱性ゲートメタルからなるｆ−ト電極
形成部材２ノを例えＩｄスパッター゛蒸着法にて形成す
る。

次に、同図０）に示す如く、後述するイオン注入の際の
マスクとなる保護膜２２を５ｌＯ２膜及びレジスト膜の
積層構造成いはレジスト膜の単一層にてｙ−ト電極形成
部材２Ｉ上に設ける。次いで、この保護膜２２の所定領
域に周知の写真蝕刻法にて窓２３を開口する。

次に、同図（Ｃ）に示す如く、保護膜２２の窓２３を介
して例えばＳｉ　２８のイオン２４を加速電圧１５０〜
３００　ｋｅＶの条件でゲート電極形成部材２ノを貫挿
して半絶縁性半導体基板２θ内に注入し、イオン注入層
２５を形成する。

次に、同図い）に示す如く、保護膜２２を除去してゲー
ト電極形成部材２Ｉ上に５ＩＯ２膜２６をＣＶＤ　（Ｃ
ｈｅｒｎｌｃａｔ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ
　）法にて形成する。

次に、同図０）に示す如く、ｓｉｏ□膜２６に写真蝕刻
法及び反応性イオンエツチングにより・ぐり−ニングを
施し、ゲート電極形成部材２ノ上に所定ツヤターンのダ
ミーゲート２７を残存させる。

次に、同図「）に示す如く、ダミーゲート２７を囲む所
定領域にレゾスト膜２８を形成し、ダミーｒ　−）　２
７及びし・シスト膜２８をマスクにしてＳｉ　２１１の
イオン２４を自己整合的にゲート電極形成部材２Ｉ、イ
オン注入層２５を貫挿して半絶縁性半導体基板２Ｉに注
入［７、イオン注入層２９を形成する。

次に、同図←）Ｋ示す如く、レジスト膜２８を除去した
後ダミーゲート２７をマスクにして反応性イオンエツチ
ングによりゲート電接形成部材２１を７９ターニングし
、ｙ−ｈ電極３０を形成する。

次に、同図（ＩＴ）に示す如く、ダミーゲート２７を除
去した後、デート電極３０、イオン注入層２．５　、２
９を含む半絶縁性半導体基板２１の表面を覆う絶縁膜３
１をＣＶＤ法にて形成する。次いで、この絶縁膜３１を
保護膜にして熱処理を施し、夫々のイオン注入層２５．
２９を活性層３２、導電層３３に形成する。

然る後、同図（１）に示す如く、ソース、ドレインとな
る夫々の導電層３３に接続するオーミック電極３４を半
絶縁性半導体板２σ上に形成し、所定の仕様を満した電
界効果トランジスタ二を得る。

なお１本発明の他の例として、第２図（４）に示す如く
、ゲート電極形成部材２１上に５ＩＯ２膜からなる保護
膜３６を形成してゲート電極形成部材２１に熱処理を施
すこ七により、ケ９−ト電極形成部材２１を予め均質化
しておき、後の工程でのイオン注入を均一に行なわれる
ようにしても良い。この保護膜３６を除去した後は実施
例第１図０）から同図（■）の工程を経るものである。

また、第２図の）に示す如く、イオン２４注入をする前
に実施例と同様の処理によりダミーデート２７下に所定
パターンのゲート電極３０を先ず形成する。次いで、同
図（Ｃ）に示す如く、ゲート電極３０及びグミ−ゲート
２７を囲む所定パターンのレジスト膜３７を半絶縁性半
導体基板２θ上に形成する。然る後、レジスト膜３７及
びダミーゲート２７をマスクにしてイオン注入を行い、
イオン注入層２９を半絶縁性半導体基板２０内に形成す
る。このような処理によセｆ−ト電極形成部材２ノと半
絶縁性半導体基板２０の界面におけるイオンミギシング
効果を防止するようにしても良い。

このような本発明方法によれば次の効果を有する。

■　活性層３２となるべき半絶縁性半導体基板２Ｑの表
面は、製造工程を通してゲート電極形成部材２１及びダ
ミーゲート２７によって保護されているため、酸化、エ
ツチング等の処理の悪影響を受けない。このため、均一
で再現性の良好なショットキー障壁及びしきい値電圧を
もつ電界効果トランジスタを得ることができる。

■　ゲート電極形成部材２ノ中を注入イオン２４が走行
するうちに、その速度ベクトルはゲート電極形成部材２
ノの原子と注入イオン２４の衝突のため不規則性を帯び
るため、チャネリング効果を防止することができる。

■　注入イオン２４のピークは、基板表面近くにできる
ため、活性層３２が薄く表シ相互コンダクタンスが高く
なる。

これら（■〜■）の結果、高い相互コンダクタンス及び
ショットキー・障壁を有すると共に、均一で再現性の良
好なし、きい値電圧を有する高性能の電界効果トランジ
スタを得ることができる。

〔発明の効果〕

以上説明した如く、本発明に係る電界効果トランジスタ
の製造方法によれば、高い相互コンダクタンス及びショ
ットキー障壁高さを有すると共に、均一で再現性の良好
なしきｈ値電圧を有する高性畦の電界効果トランジスタ
を容易に得ることができるものである。

【図面の簡単な説明】

第１図（Ａ）乃至同（ｉ）は、本発明方法を工程順に示
す説明図、第２図（Ａ）　、　（Ｂ）　、　（Ｃ）は、
本発明方法の他の例を示゛Ｊ説明図、第３図（Ａ）乃至
回図り）は、従来の半導体装置の製造方法を工程順に示
す説明図である。 ２θ・・・半絶縁性半導体基板、２１・・・ｆ−）電極
形成部材、２２・・・保護膜、２３・・・窓、２４・・
・注入イオン、２５・・・イオン注入層、２６・・・５
ＩＯ２膜、２７・・・ダミーゲート、２８・・・レジス
ト膜、２９・・・イオン注入層、３０・・・ゲート電極
、３ノ・・・絶縁膜、３２・・・活性層、３３・・・導
電層、３４・・・オーミック電極、Ｌ！・・・電界効果
トランジスタ。 出願人代理人　　弁理士　鈴　江　武　彦第２図 く　　　　　　　　　　　　の　　　　　　　　　０−
ノ　　　　　　　　　　　　　　　　　　　　　ν　　
　　　　　　　　　　　　　νＯＬ＋ ｑコ Ｎ 匡　　　　　　　　　　　　　　　　　　Φ＾　　　　
　　　　　　　　　　　　　　　　　　へニー Ｖ　　　　　　　　　　　　　　　　　　　　　　　　
　　−一一第３図 第３図

Claims (1)

【特許請求の範囲】
1. 半絶縁性半導体基板上にゲート電極形成部材を積層する
   工程と、該ゲート電極形成部材を貫挿として前記半絶縁
   性半導体基板内に所定導電型の不純物を導入して活性層
   を形成する工程と、該活性層の所定領域に対応する前記
   ゲート電極形成部材上に所定パターンのダミーゲートを
   形成する工程と、該ダミーゲートをマスクにして前記ゲ
   ート電極形成部材及び活性層を貫挿して所定導電型の不
   純物を導入すると共に熱処理を施して導電層を形成する
   工程と、前記ダミーゲートをマスクに前記ゲート電極形
   成部材に選択エッチングを施して所定パターンのゲート
   電極を形成する工程とを具備することを特徴とする電界
   効果トランジスタの製造方法。