JPS628032B2 - - Google Patents

Info

Publication number
JPS628032B2
JPS628032B2 JP55006001A JP600180A JPS628032B2 JP S628032 B2 JPS628032 B2 JP S628032B2 JP 55006001 A JP55006001 A JP 55006001A JP 600180 A JP600180 A JP 600180A JP S628032 B2 JPS628032 B2 JP S628032B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
sealing
glass member
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55006001A
Other languages
English (en)
Other versions
JPS56103452A (en
Inventor
Toshio Kurahashi
Yorio Kamata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP600180A priority Critical patent/JPS56103452A/ja
Publication of JPS56103452A publication Critical patent/JPS56103452A/ja
Publication of JPS628032B2 publication Critical patent/JPS628032B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特にその外囲器
（パツケージ）の構造に関するものである。
一般に半導体装置は、たとえびセラミツクある
いはコバールなどの支持台上に半導体素子を固着
し、その半導体素子を、たとえばセラミツクなど
の壁部材および蓋部材などを用いて封入してい
る。
この封入されるべき半導体素子が高密度の集積
回路、特にMOS型半導体素子や電荷転送デバイ
ス（CCD）などで構成される場合、外囲器構成
部材特に封止材からの放射線照射、特にα線照射
により半導体素子に例えば記憶情報の破壊等の特
性劣化（ソフトエラー）を生ずる恐れがある。
これは、自然界に存在し放射性崩壊する際にα
線を生ずるウラニウム（Ｕ）あるいはトリウム
（Th）等の放射性同位元素が、前記封止材として
の低融点ガラスや鉛と錫から成るソルダーの中に
含まれていることによる。尚、上記同位元素は外
位器を構成するセラミツク材の中にも含まれてい
るが、極めて微量であり実質的な影響は及ぼさな
い。
発生されたα線は半導体素子内に侵入すると、
正孔と電子の対を発生し、該正孔ああるいは電子
のいずれかが該半導体素子内の活性領域に注入さ
れて、例えば前述の如く記憶情報の破壊を招く。
従つて、該半導体素子において活性領域が形成さ
れている半導体基板表面領域へのα線の照射、侵
入の防止を図ることが重要であり、前記外囲器に
あつて一般に該半導体素子の表面付近に位置する
封止材から発生するα線の抑制が必要となる。
本発明は前述の点に鑑みてなされたもので、そ
の目的は半導体素子表面への放射線照射、特にα
線照射を遮へいして、α線照射による半導体素子
の特性冷化を防止する構造を有してなる半導体装
置を提供することにある。
このため本発明によれば、半導体素子と該半導
体素子を収容固着する収容部を有する収容容器
と、該収容容器の封止部に封止材により固着され
た該半導体素子を気密封止する蓋部材とを備えた
半導体装置において、前記収容容器の前記封止部
と前記収容部との間に該収容部より高く、且つ該
封止部に被着される封止材の高さより高い突部を
設けてなることを特徴とする半導体装置が提供さ
れる。
以下本発明を図面をもつて詳細に説明しよう。
第１図は本発明の第１の実施例を示す。
同図において、１１はセラミツク材から構成さ
れる素子収容容器本体、１２は該素子収容容器１
１のほぼ中央に収容固着された半導体記憶素子等
の半導体素子である。また１３は素子収容容器１
１にガラス部材１４により固着され、アルミニウ
ム等からなるリード線１５により前記半導体素子
１２の電極と電気的に接続されるコバール等から
なる外部接続端子であり、１６は前記ガラス部材
１４により素子収容容器１１に固着され、前記半
導体素子１２を気密封止するセラミツク又は金属
材より構成される蓋（キヤツプ）である。
かかる半導体素子封入構造は、一般にサーデイ
ツプ型を称される。
そして本発明によれば、素子収容容器本体１１
の半導体素子１２固着部とガラス部材１４との間
に突起１１１を配設する。該突起１１１の高さ
は、ガラス部材１４の最大厚さ以上の高さとす
る。
このような構造によれば、封止部材をも兼ねる
ガラス部材１４と、半導体素子１２とは突起１１
１により遮へいされる。したがつて、ガラス部材
１４から放射されるα線等の放射線は半導体素子
１１へ到達することができず、当該半導体素子に
ソフトエラーを生じない。また突起１１１は、外
部接続端子１３の固着の際その位置決めを行うの
に有利であり、更に封止の際ガラス部材１４の半
導体素子側への流動を阻止する、 なお、このような突起１１１を有する素子収容
容器本体は、セラミツク材（グリーンシート）の
プレス加工あるいは多層構造化によつて形成する
ことができる。
第２図は、本発明の第２の実施例を示す。前記
第１図に示す実施例と同一部位には同一番号を付
している。
本実施例にあたつては、突起１１２が特にガラ
ス部材１４すなわち封止部の近傍に位置して高く
配設される。このような構造によれば、ガラス部
材１４から放射される放射線の半導体素子１２へ
の到達を阻止し得るうえに、半導体素子１２の表
面と外部接続端子１３のリード線１５の接続部と
をほぼ同一の水平面に配設することができ、リー
ド線の接続を容易に行うことができる。
以上のように本発明による構造を有して成る半
導体装置は、従来のパツケージング工程に何ら変
更を加えることなく容易に半導体装置の製造に適
用することができ、外囲器構成部材の特に封止材
からの半導体素子表面へのα線照射を遮断して、
半導体素子のα線照射による特性劣化の防止が可
能となり、さらに封止工程における封止材の流れ
込みも抑える効果があり、半導体装置の信頼性向
上に極めて有効である。
【図面の簡単な説明】
第１図及び第２図は、それぞれ本発明による半
導体装置の実施例の構造を示す断面図である。 図において、１１……素子収容容器本体、１２
……半導体素子、１３……外部接続端子、１４…
…ガラス部材、１５……リード線、１６……蓋、
１１１，１１２……突起。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体素子と、該半導体素子を収容固着する
    収容部を有する収容容器と、該収容容器の封止部
    に封止材により固着され該半導体素子を気密封止
    する蓋部材とを備えた半導体装置において、 前記収容容器の前記封止部と前記収容部との間
    に該収容部より高く、且つ該封止部に被着される
    封止材の高さより高い突部を設けてなることを特
    徴とする半導体装置。
JP600180A 1980-01-22 1980-01-22 Semiconductor device Granted JPS56103452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP600180A JPS56103452A (en) 1980-01-22 1980-01-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP600180A JPS56103452A (en) 1980-01-22 1980-01-22 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS56103452A JPS56103452A (en) 1981-08-18
JPS628032B2 true JPS628032B2 (ja) 1987-02-20

Family

ID=11626510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP600180A Granted JPS56103452A (en) 1980-01-22 1980-01-22 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS56103452A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839716A (en) * 1987-06-01 1989-06-13 Olin Corporation Semiconductor packaging
US5635754A (en) * 1994-04-01 1997-06-03 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US6613978B2 (en) 1993-06-18 2003-09-02 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
US5880403A (en) 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US6261508B1 (en) 1994-04-01 2001-07-17 Maxwell Electronic Components Group, Inc. Method for making a shielding composition
US6720493B1 (en) 1994-04-01 2004-04-13 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US6455864B1 (en) 1994-04-01 2002-09-24 Maxwell Electronic Components Group, Inc. Methods and compositions for ionizing radiation shielding
US6368899B1 (en) 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US7382043B2 (en) 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
US7191516B2 (en) 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5149810Y2 (ja) * 1971-02-25 1976-12-01
JPS5652415A (en) * 1979-10-03 1981-05-11 Hitachi Ltd Temperature control unit

Also Published As

Publication number Publication date
JPS56103452A (en) 1981-08-18

Similar Documents

Publication Publication Date Title
US4541003A (en) Semiconductor device including an alpha-particle shield
US5635754A (en) Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US7148084B2 (en) Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US4323405A (en) Casing having a layer for protecting a semiconductor memory to be sealed therein against alpha particles and a method of manufacturing same
JPS6255301B2 (ja)
JPS628032B2 (ja)
US4580157A (en) Semiconductor device having a soft-error preventing structure
JPH0117257B2 (ja)
EP0029858B1 (en) Semiconductor device
JPS62125651A (ja) 耐放射線パツケ−ジ
JPH08330478A (ja) 熱中性子遮蔽体を備えた集積回路
JPS5942983B2 (ja) 半導体装置
US5264726A (en) Chip-carrier
JPS6138861B2 (ja)
US6650003B1 (en) Radiation shielded carriers for sensitive electronics
JPS5923469B2 (ja) 半導体装置
JPS631756B2 (ja)
JPS631755B2 (ja)
JPS6028139Y2 (ja) 半導体装置
JPS58106851A (ja) 半導体装置
JPS6136709B2 (ja)
JPS6157704B2 (ja)
JP3229176B2 (ja) 耐放射線用パッケージ
JPS58107657A (ja) 半導体装置
JPS5818961A (ja) 集積半導体メモリのα線感応性低減装置