JPS631755B2 - - Google Patents
Info
- Publication number
- JPS631755B2 JPS631755B2 JP55093612A JP9361280A JPS631755B2 JP S631755 B2 JPS631755 B2 JP S631755B2 JP 55093612 A JP55093612 A JP 55093612A JP 9361280 A JP9361280 A JP 9361280A JP S631755 B2 JPS631755 B2 JP S631755B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- container
- lid
- opening
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特にその外囲器
（パツケージ）の構造に関するものである。一般
に半導体装置は、たとえばセラミツクあるいはコ
バールなどの支持台上に半導体素子を固着し、そ
の半導体素子を、たとえばセラミツクなどの壁部
材および蓋部材などを用いて気密封入している。
（パツケージ）の構造に関するものである。一般
に半導体装置は、たとえばセラミツクあるいはコ
バールなどの支持台上に半導体素子を固着し、そ
の半導体素子を、たとえばセラミツクなどの壁部
材および蓋部材などを用いて気密封入している。
この封入されるべき半導体素子が高密度の集積
回路、特にMOSデバイスや電荷転送デバイスな
どで構成される場合、外囲器構成部材特に封止材
からの放射線照射、特にα線照射により半導体素
子に例えば、一般にソフトエラーと称される記憶
情報の破壊等の特性劣化を生ずる恐れがある。
回路、特にMOSデバイスや電荷転送デバイスな
どで構成される場合、外囲器構成部材特に封止材
からの放射線照射、特にα線照射により半導体素
子に例えば、一般にソフトエラーと称される記憶
情報の破壊等の特性劣化を生ずる恐れがある。
これは、自然界に存在し放射性崩壊する際にα
線を生ずるウラニウム（Ｕ）あるいはトリウム
（Th）等の放射性同位元素が、前記封止材として
の低融点ガラスや鉛と錫等から成るソルダーの中
に含まれていることによる。
線を生ずるウラニウム（Ｕ）あるいはトリウム
（Th）等の放射性同位元素が、前記封止材として
の低融点ガラスや鉛と錫等から成るソルダーの中
に含まれていることによる。
発生したα線は半導体素子内に侵入すると、正
孔と電子の対を発生し、該正孔あるいは電子のい
ずれかが該半導体素子内の活性領域に注入され
て、例えば前述の如く記憶情報の破壊を招く。従
つて、該半導体素子において活性領域が形成され
ている半導体基板表面領域へのα線の照射、侵入
の防止を図ることが重要であり、前記外囲器にあ
つて、一般に該半導体素子の表面付近に位置する
蓋部材及び封止材から発生するα線の抑制が必要
となる。
孔と電子の対を発生し、該正孔あるいは電子のい
ずれかが該半導体素子内の活性領域に注入され
て、例えば前述の如く記憶情報の破壊を招く。従
つて、該半導体素子において活性領域が形成され
ている半導体基板表面領域へのα線の照射、侵入
の防止を図ることが重要であり、前記外囲器にあ
つて、一般に該半導体素子の表面付近に位置する
蓋部材及び封止材から発生するα線の抑制が必要
となる。
蓋部材から発生されるα線は、該蓋部材の内面
すなわち半導体素子に対向する面に例えばシリコ
ン板あるいはポリイミド板等をはり付けることに
よりα線の半導体素子への侵入を阻止することが
できるとされている。しかしながら、かかるシリ
コン板、ポリイミド板等のみでは封止材から発生
されるα線を有効に阻止することができない。一
方、封止材を金―錫（Au―Sn）等の金系鑞材か
ら構成すればα線の発生が極めて少ない。しかし
ながら、金系鑞材の使用は当該半導体装置の高価
格化を招いてしまう。
すなわち半導体素子に対向する面に例えばシリコ
ン板あるいはポリイミド板等をはり付けることに
よりα線の半導体素子への侵入を阻止することが
できるとされている。しかしながら、かかるシリ
コン板、ポリイミド板等のみでは封止材から発生
されるα線を有効に阻止することができない。一
方、封止材を金―錫（Au―Sn）等の金系鑞材か
ら構成すればα線の発生が極めて少ない。しかし
ながら、金系鑞材の使用は当該半導体装置の高価
格化を招いてしまう。
本発明は前述の点に鑑みなされたもので、その
目的は半導体素子表面への放射線照射、特にα線
照射をより簡単な構造をもつて阻止し、α線照射
による半導体素子の特性劣化を防止することがで
きる構造を有して成る半導体装置を提供すること
にある。
目的は半導体素子表面への放射線照射、特にα線
照射をより簡単な構造をもつて阻止し、α線照射
による半導体素子の特性劣化を防止することがで
きる構造を有して成る半導体装置を提供すること
にある。
このため本発明によれば、半導体素子と、該半
導体素子を収容する開口が形成された収容容器
と、前記開口内の所定の面に形成され前記半導体
素子及び外部接続端子に電気的に接続された配線
層と、前記半導体素子を前記容器内に気密封止す
る蓋とを備え、前記半導体素子及びワイヤを覆う
平板と、該平板の縁部から前記容器の開口の内壁
面にほぼ平行に延在し、該内壁面と前記半導体素
子の間を仕切る仕切り板と、該仕切り板及び平板
を支持し前記配線層が形成された面上の該配線層
が形成された領域以外の部分に接続された支持脚
とを有する表面がα線遮蔽用の導電体からなる内
蓋を備えてなる半導体装置、及び半導体素子と、
該半導体素子を収容する開口が形成された収容容
器と、前記開口内の所定の面に形成され前記半導
体素子及び外部接続端子に電気的に接続された配
線層と、前記半導体素子を前記容器内に気密封止
する蓋とを備え、前記半導体素子及びワイヤを覆
う平板と、該平板の縁部から前記容器の開口の内
壁面にほぼ平行に延在し、該内壁面と前記半導体
素子の間を仕切る仕切り板を有する表面がα線遮
蔽用の導電体からなる内蓋を備え、該内蓋が前記
気密封止の蓋の裏面に支持固定さてなる半導体装
置が提供される。
導体素子を収容する開口が形成された収容容器
と、前記開口内の所定の面に形成され前記半導体
素子及び外部接続端子に電気的に接続された配線
層と、前記半導体素子を前記容器内に気密封止す
る蓋とを備え、前記半導体素子及びワイヤを覆う
平板と、該平板の縁部から前記容器の開口の内壁
面にほぼ平行に延在し、該内壁面と前記半導体素
子の間を仕切る仕切り板と、該仕切り板及び平板
を支持し前記配線層が形成された面上の該配線層
が形成された領域以外の部分に接続された支持脚
とを有する表面がα線遮蔽用の導電体からなる内
蓋を備えてなる半導体装置、及び半導体素子と、
該半導体素子を収容する開口が形成された収容容
器と、前記開口内の所定の面に形成され前記半導
体素子及び外部接続端子に電気的に接続された配
線層と、前記半導体素子を前記容器内に気密封止
する蓋とを備え、前記半導体素子及びワイヤを覆
う平板と、該平板の縁部から前記容器の開口の内
壁面にほぼ平行に延在し、該内壁面と前記半導体
素子の間を仕切る仕切り板を有する表面がα線遮
蔽用の導電体からなる内蓋を備え、該内蓋が前記
気密封止の蓋の裏面に支持固定さてなる半導体装
置が提供される。
次に本発明を実施例をもつて詳細に説明する。
第１図は本発明による半導体装置の一部破断平
面を示す。また、第２図は第１図のＡ―Ａ断面を
示す。
面を示す。また、第２図は第１図のＡ―Ａ断面を
示す。
図において、１１は半導体集積回路素子、１２
は該素子１１を金―シリコン（Au―Sl）等の鑞
材１３をもつて固着し収容してなる多層セラミツ
ク製容器、１４は該容器１２に半田等の封止材１
５をもつて固着され容器１２内を気密封止するセ
ラミツク蓋である。また１６は容器１２の外側面
各面に配設された外部接続端子であり、前記素子
１１の電極は金線またはアルミニウム線からなる
リード線１７及び該リード線１７が接続されるモ
リブデンまたはタングステン等を主体とするメタ
ライズ配線層１８を介して外部接続端子１６に接
続される。一般にメタライズ層１８の表面には金
めつき処理が施される。このような半導体集積回
路素子の気密封止構造は周知である。
は該素子１１を金―シリコン（Au―Sl）等の鑞
材１３をもつて固着し収容してなる多層セラミツ
ク製容器、１４は該容器１２に半田等の封止材１
５をもつて固着され容器１２内を気密封止するセ
ラミツク蓋である。また１６は容器１２の外側面
各面に配設された外部接続端子であり、前記素子
１１の電極は金線またはアルミニウム線からなる
リード線１７及び該リード線１７が接続されるモ
リブデンまたはタングステン等を主体とするメタ
ライズ配線層１８を介して外部接続端子１６に接
続される。一般にメタライズ層１８の表面には金
めつき処理が施される。このような半導体集積回
路素子の気密封止構造は周知である。
本発明によれば、このような半導体装置におい
て、素子１１と蓋１４との間に素子１１表面を覆
う如くα線遮蔽用内蓋１００を配設する。内蓋１
００は表面が金メツキされたコバールまたは銅等
から選択された厚さ300μm〜0.1mm程の金属の板
または箔からプレス法等により形成され、容器１
２内の開口をほぼ覆う面積を有し、四隅に設けら
れた支持脚１０１が容器１２内に設けられた内蓋
固定用パツド１８Ａに固着され、該容器内に収容
される。該内蓋固定用パツド１８Ａは、前記メタ
ライズ配線層１８の製造と同一工程において容器
１２内の四隅にモリブデンまたはタングステン等
を主体するメタライズ層及びその表面に形成され
た金めつき層をもつて構成される。また前記内蓋
１００の支持脚１０１の長さ及び方向は内蓋１０
０がリード線１７に接触することのないよう選択
され、当該支持脚１０１は内壁固定用パツド１８
Ａへ熱圧着あるいはポリイミド系接着剤を用いた
接着により固着される。また内蓋１００は必要に
応じて各辺縁部に容器１２の内壁面１２Ａにほぼ
平行に延在し、該容器１２の内壁面と素子１１と
の間を仕切る仕切り板１０２を有する。第３図に
内蓋１００のみの外観を示す。
て、素子１１と蓋１４との間に素子１１表面を覆
う如くα線遮蔽用内蓋１００を配設する。内蓋１
００は表面が金メツキされたコバールまたは銅等
から選択された厚さ300μm〜0.1mm程の金属の板
または箔からプレス法等により形成され、容器１
２内の開口をほぼ覆う面積を有し、四隅に設けら
れた支持脚１０１が容器１２内に設けられた内蓋
固定用パツド１８Ａに固着され、該容器内に収容
される。該内蓋固定用パツド１８Ａは、前記メタ
ライズ配線層１８の製造と同一工程において容器
１２内の四隅にモリブデンまたはタングステン等
を主体するメタライズ層及びその表面に形成され
た金めつき層をもつて構成される。また前記内蓋
１００の支持脚１０１の長さ及び方向は内蓋１０
０がリード線１７に接触することのないよう選択
され、当該支持脚１０１は内壁固定用パツド１８
Ａへ熱圧着あるいはポリイミド系接着剤を用いた
接着により固着される。また内蓋１００は必要に
応じて各辺縁部に容器１２の内壁面１２Ａにほぼ
平行に延在し、該容器１２の内壁面と素子１１と
の間を仕切る仕切り板１０２を有する。第３図に
内蓋１００のみの外観を示す。
このような本発明による半導体装置にあつては
蓋１４、封止材１５等から発生し素子１１へ向う
α線は内蓋１００によつて阻止され、素子１１表
面へは到達しない。また容器１２内の側壁面１２
Ａから発生するα線も内蓋１００及びその仕切り
板１０２により有効に阻止され素子１１表面へは
到達しない。
蓋１４、封止材１５等から発生し素子１１へ向う
α線は内蓋１００によつて阻止され、素子１１表
面へは到達しない。また容器１２内の側壁面１２
Ａから発生するα線も内蓋１００及びその仕切り
板１０２により有効に阻止され素子１１表面へは
到達しない。
なお、容器１２の側壁面１２Ａの高さが低いか
あるいは容器を構成する材料のα線放出量が少い
場合には前記仕切り板１０２を省略することがで
きる。
あるいは容器を構成する材料のα線放出量が少い
場合には前記仕切り板１０２を省略することがで
きる。
このような本発明による変形例を第４図に示
す。本実施例にあつては内蓋１００の支持脚１０
１が蓋１４の内面に固着され、該内蓋１００は蓋
１４により支持される。このような構造であつて
も素子１１に対するα線の阻止を有効に行なうこ
とができる。
す。本実施例にあつては内蓋１００の支持脚１０
１が蓋１４の内面に固着され、該内蓋１００は蓋
１４により支持される。このような構造であつて
も素子１１に対するα線の阻止を有効に行なうこ
とができる。
なお、本発明の半導体装置においては封止処理
の際に容器１２内へ収容されている内蓋１００の
上面が封止材１５により濡れることを防止するた
めに内蓋１００の上面が容器１２の封止面（頂
面）の高さよりも0.1〜0.15〔mm〕程低くなるよう
内蓋１００の支持脚１０１の高さを設定する。
の際に容器１２内へ収容されている内蓋１００の
上面が封止材１５により濡れることを防止するた
めに内蓋１００の上面が容器１２の封止面（頂
面）の高さよりも0.1〜0.15〔mm〕程低くなるよう
内蓋１００の支持脚１０１の高さを設定する。
以上実施例をもつて説明したように、本発明に
よれば、容器内において、半導体素子と蓋、封止
材との間に金属板または金属箔からなる内蓋が配
設される。このため蓋、封止材等から発生する放
射線特にα線はかかる内蓋によつて阻止される。
またかる内蓋は容器の内壁面にほぼ平行に延びる
仕切り板を有し、該容器内壁面及び封止材から発
生するα線の該半導体素子への到達を阻止するこ
とができる。
よれば、容器内において、半導体素子と蓋、封止
材との間に金属板または金属箔からなる内蓋が配
設される。このため蓋、封止材等から発生する放
射線特にα線はかかる内蓋によつて阻止される。
またかる内蓋は容器の内壁面にほぼ平行に延びる
仕切り板を有し、該容器内壁面及び封止材から発
生するα線の該半導体素子への到達を阻止するこ
とができる。
このような内蓋の配設は当該半導体装置の組立
て工程に工程の増加を来たすが、前述の如く封止
剤として金―錫等からなる鑞材を用いるよりも製
造コストを低下させることができ、より低価格化
が要求される半導体装置の製造においては有利で
ある。
て工程に工程の増加を来たすが、前述の如く封止
剤として金―錫等からなる鑞材を用いるよりも製
造コストを低下させることができ、より低価格化
が要求される半導体装置の製造においては有利で
ある。
なお、前記実施例にあつては内蓋としてコバー
ル、銅等の金属からなる板または箔を用いる例を
掲げたが、これらの金属板または箔の表面を耐熱
性樹脂、例えばポリイミドにより被覆してリード
線等この接触を防止してもよい。
ル、銅等の金属からなる板または箔を用いる例を
掲げたが、これらの金属板または箔の表面を耐熱
性樹脂、例えばポリイミドにより被覆してリード
線等この接触を防止してもよい。
第１図及び第２図は本発明の半導体装置の第１
の実施例を示す一部破断平面図であり、第２図は
第１図Ａ―Ａ断面を示す。第３図は本発明の第１
の実施例に適用される内蓋を示す外観斜視図であ
る。第４図は本発明の半導体装置の他の実施例を
示す断面図である。 図において、１１……半導体集積回路素子、１
２……容器、１４……蓋、１５……封止材、１６
……外部接続端子、１００……内蓋、１０１……
支持脚、１０２……仕切り板。
の実施例を示す一部破断平面図であり、第２図は
第１図Ａ―Ａ断面を示す。第３図は本発明の第１
の実施例に適用される内蓋を示す外観斜視図であ
る。第４図は本発明の半導体装置の他の実施例を
示す断面図である。 図において、１１……半導体集積回路素子、１
２……容器、１４……蓋、１５……封止材、１６
……外部接続端子、１００……内蓋、１０１……
支持脚、１０２……仕切り板。
Claims (1)
- 【特許請求の範囲】 １ 半導体素子と、該半導体素子を収容する開口
が形成された収容容器と、前記開口内の所定の面
に形成され前記半導体素子にワイヤを介して接続
された配線層と、前記半導体素子を前記容器内に
気密封止する蓋とを備えた半導体装置において、 前記半導体素子及び前記ワイヤを覆う平板と、
該平板の縁部から前記容器の開口の内壁面にほぼ
平行に延在し、該内壁面と前記半導体素子の間を
仕切る仕切り板と、該仕切り板及び平板を支持し
前記配線層が形成された面上の該配線層が形成さ
れた領域以外の部分に接続された支持脚とを有す
る表面がα線遮蔽用の導電体からなる内蓋を備え
てなることを特徴とする半導体装置。 ２ 半導体素子と、該半導体素子を収容する開口
が形成された収容容器と、前記開口内の所定の面
に形成され前記半導体素子及び外部接続端子に電
気的に接続された配線層と、前記半導体素子を前
記容器内に気密封止する蓋とを備えた半導体装置
において、 前記半導体素子及びワイヤを覆う平板と、該平
板の縁部から前記容器の開口の内壁面にほぼ平行
に延在し、該内壁面と前記半導体素子の間を仕切
る仕切り板を有する表面がα線遮蔽用の導電体か
らなる内蓋を備え、 該内蓋が前記気密封止の蓋の裏面に支持固定さ
てなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9361280A JPS5718339A (en) | 1980-07-09 | 1980-07-09 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9361280A JPS5718339A (en) | 1980-07-09 | 1980-07-09 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5718339A JPS5718339A (en) | 1982-01-30 |
| JPS631755B2 true JPS631755B2 (ja) | 1988-01-13 |
Family
ID=14087144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9361280A Granted JPS5718339A (en) | 1980-07-09 | 1980-07-09 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5718339A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59227722A (ja) * | 1983-05-09 | 1984-12-21 | Mitsubishi Metal Corp | 半導体装置封着用低融点ガラス用酸化鉛およびその製造方法 |
| CN101620254B (zh) | 2008-07-03 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 用于进行加速软错误率测试的系统和方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5588356A (en) * | 1978-12-27 | 1980-07-04 | Hitachi Ltd | Semiconductor device |
-
1980
- 1980-07-09 JP JP9361280A patent/JPS5718339A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5718339A (en) | 1982-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880403A (en) | Radiation shielding of three dimensional multi-chip modules | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US5635754A (en) | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages | |
| US7148084B2 (en) | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages | |
| US4541003A (en) | Semiconductor device including an alpha-particle shield | |
| US4839716A (en) | Semiconductor packaging | |
| US20020050371A1 (en) | Radiation shielding of three dimensional multi-chip modules | |
| JPH05283460A (ja) | 半導体装置 | |
| US4580157A (en) | Semiconductor device having a soft-error preventing structure | |
| EP0029858B1 (en) | Semiconductor device | |
| JPS614250A (ja) | 半導体装置用パツケ−ジ | |
| JPS628032B2 (ja) | ||
| JPH0117257B2 (ja) | ||
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| JPS6157704B2 (ja) | ||
| US6650003B1 (en) | Radiation shielded carriers for sensitive electronics | |
| JPS614249A (ja) | 半導体装置用パツケ−ジ | |
| JPS631756B2 (ja) | ||
| JPS5942983B2 (ja) | 半導体装置 | |
| JP3229176B2 (ja) | 耐放射線用パッケージ | |
| US6452263B1 (en) | Radiation shield and radiation shielded integrated circuit device | |
| JPS6138861B2 (ja) | ||
| JPS5923469B2 (ja) | 半導体装置 | |
| JP3055362B2 (ja) | 半導体装置 | |
| JPS6239820B2 (ja) |