JPS6282431A - プログラム制御方式 - Google Patents

プログラム制御方式

Info

Publication number
JPS6282431A
JPS6282431A JP22326085A JP22326085A JPS6282431A JP S6282431 A JPS6282431 A JP S6282431A JP 22326085 A JP22326085 A JP 22326085A JP 22326085 A JP22326085 A JP 22326085A JP S6282431 A JPS6282431 A JP S6282431A
Authority
JP
Japan
Prior art keywords
program
unit
empty
instruction
external storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22326085A
Other languages
English (en)
Inventor
Michihiro Nakazawa
中沢 通太
Hiroshi Ogo
小郷 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22326085A priority Critical patent/JPS6282431A/ja
Publication of JPS6282431A publication Critical patent/JPS6282431A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 (第6図) 発明が解決しようとする問題点 問題点を解決するための手段 (第1図)作用 実施例 +11実施例の構成  (第2図) (21実施例の動作  (第31ツ1〜第5図)発明の
効果 r概要〕 複数の主記憶装置(各々をユニットと称す)を持ち、実
行すべきプログラムをこのユニ・71−中位に再配置し
、このユニットfl!!位に再配置されたプログラムに
もとづき処理を行うものである。
〔産業上の利用分野〕
本発明はプログラム制御方式に係り、特に同一のプログ
ラムに対して複数の端末装置から実行要求があったとき
、先行する実行が完了しなくとも次の要求を実行できる
ような再入(iJ能なプログラムでもデータの混同を考
慮する必要のないプログラム制御方式に関する。
C1jL来の技術〕 例えば給’i創算プログラムのように、1つのブl−1
グラムを複数の1消宋装置から使用できる、再入可能な
プI−1グラム(Reentrant  Pr。
grarn−以下RPプログラムという)がある。
いま、第(1図において、端末装置A、BがこのRPプ
I−1グラムを実行するとき、CP[J(中央処理装置
)20は主メモリ2I上にこのRPプログラムを記入し
て実行することになるが、このとき端末装置A、Hのデ
ータが混同しないように端末装置lA用のデータ区分と
、端末装置B用のデータ1g分とを分けて確保すること
が必要となる。
〔発明がll)%j決しようとする問題点〕このために
RPプログラムを開発するとき前記の如きプログラムの
共同利用の際に各端末′lIJのデータが混同されl「
いようにこれらを区別し“で6′作保するための機能が
特別番こ必要となり1、−れをソフトうエアにより実現
し−(いるためプログラムが−J1常に抜屑tなものと
11つていl二。
本発明の目的は1、二のよ・)な1口)ブト1グラムで
もR1)プログラム自体に1j;1記の如きデータ分M
l 機能を付加することなく制御するごとができるブl
’1グラム制御力式を提供する、二とである。
〔問題点を解決するための1段〕 前記のF」的を達成するため、本発明でシ91、第1図
に示す如く、複数の1巳メモリ1としてユニノ1−■、
■−ω)を設LJる。そして端末装置からCI) [J
2に対してプログラムの実行を要求してきたとき、CP
 tJ 2はり+f!++記憶装置3からそのプ1.J
グラムを読出してそのプログラノ、が配置a可能な空き
ユニソ(・を探して、例えば−L二〕tO)にこれを再
配置し、以降このユニノl−(りに配置されたプログラ
ムによりデータ処理を行う。このときWなるタスクで同
一θ)プし1グラムを実行する場合も別のユニットにそ
れぞれ同一のブ【−1グラムが再配置されることになる
。これらのタスクは周期的に処理される。
〔作用〕
プI−lグラムを実tテするとき、そのデータ領域も同
一・ユニット上に確保されるので、異なるタスクで同一
のブ11グラJ、を実行するとき、別のユニ・ノド1に
そのプログラムが再配置されることになり、同一時に実
行しても結果は各々保障される。それ故、■ン[)プ(
1グラムであってもデータ分1m機能のようなプログラ
ム自体における複雑な規約等が必要なくなる。
〔実施例] fil  実施例の構成 本発明の一実施例構成を第2図にもとづき説明する。
図中、他と同−符号部は同一部分を示し、4は外部記憶
制御装置、6は空ユニ・ノ日灸出部、7は再配置部、8
.9はそれぞれ端末装置である。
主メモリ1ば、第2図fa+に示す如く、複数のユニッ
ト■、■−0により構成されている。これらのユニット
■、■−■は、プログラムを実行しようとするタスク中
位に割付けられるものであり、■PLのときに各ユニソ
1−を空きの状態に初期化される。ユニット■〜■にG
J、第2図fblにおいてユニット■について例示しで
あるように、ユニット使用中表示区分■−0、処理番地
区分■−1、命令1、命令2−が格納される区分■−2
、■−3−、データ区分(図示省略)等が設けられてい
る。
CP U 2は端末装w8や端末装置9−等から起動要
求のあったプログラムを外部記憶装置3から読出したり
、空きユニットを探したり、前記外部記憶装置3から読
出したプログラムを空きユニットに再配置する等の処理
を行もものであり、空ユニツト検出部6、再配置部7等
を其備する。空ユニツト検出部6は各ユニット使用表示
を順次検索しプログラムを再配置すべき空ユニットを検
出するための処理を行うものである。再配置部7は前記
空ユニソ]・検出部6により検出された空ユニットに、
外部記憶装置3から読出したプログラムを再配置するた
めの処理を行うものである。
外部記憶制御袋W4はDASDの如き列部記憶装置3に
対してプログラムを格納したり、格納ずみのプログラム
をユニット■〜@上に再配置するために読出ず等の制御
を行う。
端末装置8、端末装置9−はデータ処理に必要な起動す
べきプ[Jグラム名等を入力するものである。
(2)一実施例の動作 まず第2図〜第4図によりプログラムの再配置及び再配
置したプログラムの動作について説明する。
a、端末装置8から「プログラムAを実行する」という
命令が入力されると、CPU2の空ユニツト検出部6は
各ユニットのユニット使用中表示を検索してこのプログ
ラムAの再配置可能な空きユニット■を検出し、再配置
部7にこれを報告する。またC P U 2は外部記憶
制御装置W4に対して必要なプログラムの読出しを指示
し、これにより外部記憶装置3から読出されたプログラ
ムが再配置部7により空きユニソi・■に再配置される
。そしてユニット■には第2図(11)の如くユニット
使用中表示が行われる。
b、CPU2はユニソ]■が使用中であることをユニッ
ト使用表示で判断して処理番地区分■−1に記入された
位置の命令(第2図(tl)の例では命令I)を取り出
し、それから処理番地区分■−1を第3図に示す如く、
次の命令(この例でば命令2)の位置に変更し、前記命
令1を実行する。
c、CPU2は、ユニット使用表示を検査してユニット
■〜■が未使用であることを確認し、ユニット■上のプ
ログラムへの次の命令(この例では命令2)を前記すと
同様に実行する。
d、以降同様にしてユニット■上のプログラムAの命令
部が実行されることになる。
e、いま、ユニット■−にのプログラムAのi番目の命
令iが、[プログラムBを実行する]という命令のとき
、CPU2の空ユニツト検出部6は、プログラムBが再
配置可能な空きユニット、例えばユニット■を検出し、
これにより前記aと同様にしてプログラムBがユニット
■に再配置される。
f、CPU2はユニット■が使用中であることをユニッ
ト使用表示で判断してその処理番地区分■−1に記入さ
れた位置の命令(第4図の例では命令1′)を取り出し
、それから処理番地区分■−1を次の命令である命令2
′の位置に変更し、命令1′を実行する。
g、cIIJ2はユニット使用表示をチェックしてユニ
ット■〜■が未使用であることを確認し、ユニット■上
のプログラムAのi番目の次の命令(図示省略)を上記
すと同様に実行する。
h、以降前記f、gによりユニット■上のプログラムA
とユニット■上のプログラムBは同時に実行される。
i、更に、ユニット■上のプログラムAまたはユニット
■上のプログラムBにおいて、「プログラムBを実行す
る」という命令があった場合、次の空きユニット(この
場合はユニット■)にユニット■上のプログラムBと同
様にプログラムBを再配置し、伯の2つのプログラムす
なわちユニット■上のプログラムAとユニソ]・■上の
プログラムBと同時に実行する。ここでユニット■上の
プログラムBとユニット■−トのプログラムBはそれぞ
れデータ領域もこれらのユニッ(・」二に位置している
ので、お互いに影響を及ぼさない。
j、そして各ユニット上のプログラムの実行が終了した
場合、テーブルおよびユニット上のユニット使用中表示
は消去されそのユニットは空きユニットとなり、次のプ
ログラムの再配置を待つことになる。
本発明においてCP Uの動作をフローチャートで示す
と、第5図の如く表示することができる。
a、CPU2が起動されると、各ユニyllの全プログ
ラムを実行する。
b、これら各プログラムの実行中に、プログラムの実行
(起動)要求がなければ、全プログラムの実行終了まで
CP tJは各ユニット上のプログラノ・を実行し75
.1れらが終了したとき処理終了EN■〕となる。
C0ところで前記すにおいてプログラムの実行(起動)
要求があれば、プログラムの再配置処理を行うことにな
る。
d、、l:、のプログラムの再配置処理において、要求
されたプログラムが、それが格納されている筈の外部記
憶装置に存在しなかったとき、CP tJは要求元に対
して誤まりとして通知し、エラー終了することになる。
e、そのブト1グラムが存在すれば、CP Uは前記の
如く、そのプし1グラムの再配置可能な空ユニットを探
し、空ユニットが検出できなければ、これもまた要求元
に対して誤まりとしてill知U7エラー終了する。
f、Lかし空ユニットがあればCP r−Jは要求され
たプログラムをその空ユニットに複写し、これが実行さ
れることになる。
本発明ではプログラムを実行しようとするタスク単位に
十メモリの1ユニツトを割付け、実行しようとするプロ
グラムの番luIに対してトメモリのユニット番号を付
加してブト1グラムを1:、)モリ十に再配置してから
実行するごとになる。
そのため異なるタスクで同一のプログラムを実行しよう
とする場合、各々の十メモリのユニットl−にそのグロ
グラムが再配置されることにより、同一時に実行しても
結4μは各々(V障される。このとき、各々のタスクに
り・目゛る制御情報等もすべて対応するiEメモリのユ
ニソトトご処理される。これらの処理はCPtJ(中央
処理装置)とユニット化された主メモリにより周期的に
処理される。
〔発明の効果〕
本発明では主メモリをユニット単位に設置し、プログラ
ムをこのユニソI−中位に再配置し、0I)Uにより各
ユニソtのプログラムを周期的に処理するので、同一の
ブト2グラムを同一時に実行してもその処理結果は各々
に保障されることになる。
このようにしてプログラムを再人口1能l「プ1:1グ
ラムとして制御することができるため、従来のFIf入
所能プI−1グラJ・を特に再入可能ということを意識
することな(、効率的に開発することができる。
【図面の簡単な説明】
第1図は本発明の原理図、 第2図は本発明の一実施例構成図、 第3図は本発明の動作説明図、 第4図は本発明の詳細な説明図、 第5図は本発明におけるC P [Jの動作説明フロチ
ャー ト、 第6図は従来の方式を示す。 1−主メモリ 2−−CP U (中央処理装置) 3−外部記憶装置 4−外部記憶制御装置 6−空ユニツト検出部 7 再配置部 8.9一端末装置 ベ        (\ 寸″−続番市−1F書く方式) %式% 2、発明の名称 プログラム制御方式 3、補止をする者 事件との関係 特許出願人 住 所 神奈川県用崎市中原区上小田中1015番地名
 称 (522)富士i11株式会社代表者山本車眞 4、代理人 住 所 東京都千代田区神田淡路町1丁目19番8号(
発送日 昭和61年 1月28日) 6、補正の対象 図面

Claims (1)

  1. 【特許請求の範囲】 プログラムが格納されている外部記憶装置(3)と、こ
    のプログラムが再配置される主メモリ(1)と、中央処
    理装置(2)を具備するデータ処理装置において、 複数の主メモリに形成された各ユニットの空きの有無を
    検出する空ユニット検出手段(6)と、外部記憶装置(
    3)から読出したプログラムを空ユニットに再配置する
    再配置手段(7)を具備し、 該各ユニットに前記プログラムをユニット単位に再配置
    し、これによりデータ処理を遂行することを特徴とする
    プログラム制御方式。
JP22326085A 1985-10-07 1985-10-07 プログラム制御方式 Pending JPS6282431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22326085A JPS6282431A (ja) 1985-10-07 1985-10-07 プログラム制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22326085A JPS6282431A (ja) 1985-10-07 1985-10-07 プログラム制御方式

Publications (1)

Publication Number Publication Date
JPS6282431A true JPS6282431A (ja) 1987-04-15

Family

ID=16795314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22326085A Pending JPS6282431A (ja) 1985-10-07 1985-10-07 プログラム制御方式

Country Status (1)

Country Link
JP (1) JPS6282431A (ja)

Similar Documents

Publication Publication Date Title
KR100413915B1 (ko) 마이크로프로세서에기초한컴퓨터시스템과,그구동방법및그를위한백업시스템
JPH0114611B2 (ja)
US3778776A (en) Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability
JPS6282431A (ja) プログラム制御方式
JPS58205259A (ja) 一つの補助記憶装置に複数のosを常駐させたコンピユ−タシステム
JP3130798B2 (ja) バス転送装置
JPS62184549A (ja) 共有メモリ占有機能付端末装置
JP2933569B2 (ja) 中央演算処理装置
JPS6231386B2 (ja)
JPS62281040A (ja) ペ−ジ管理方式
JPH0659917A (ja) 共用資源の排他制御方式
JPH01281531A (ja) プログラムロード方式
JPH09106377A (ja) メモリ管理装置
JPS62118438A (ja) Cpuid切替制御方式
JPH0290228A (ja) マイクロプロセッサ
JPS63103330A (ja) アドレススタツク使用ミス検出方式
JPS6344258A (ja) 仮想メモリ−制御における補助記憶空間の管理方法
JPH03182959A (ja) 高速コプロセサインタフェース機構
JPH02120963A (ja) Tssシステム
JPH07104814B2 (ja) 無効データ検出方法
JPS61138338A (ja) プロセス起動処理方式
JPS593562A (ja) ジヨブ状態表示方式
JPS6365553A (ja) 入出力装置構成制御デ−タの信頼性保証方式
JPS6069744A (ja) デ−タインタ−フエイス方式
JPS63253454A (ja) 初期プログラムロ−ド方式