JPS6282433A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置における命令の実行方法に関し
、特に、連続する複数の命令の高速処理１方法に関する
。

〔従来の技術〕

従来、この種の情報処理装置においては、各命令はいく
つかのマイクロノログラムステノゾヲ共有化することは
あっても各命令は論理的に独立したマイクロプログラム
ルーチンで処理されていた。

すなわち連続する命令の組合せによってマイクロプログ
ラム処理の内容を変えることはなかった。

〔発明が解決しようとする問題点〕

上述した従来の情報処理装置では、先行する命令の一フ
イクｒｊｆログラムの実行が完了【７た後、後続の命令
のマイクロノ「Ｊグラノ・の実行（／（入る。すなわち
、先行する命令の演算結果を後続する命令が参照する場
合、先行する命令のマイクロプログラム・処理が終って
から、つ−まり先行する命令の演算結果が汎用レジスタ
あるいはメモリに格納されてから、後続の命令のマイク
ロゾログラム処理に４、・いて前ｉ己演算結果を汎用レ
ジスタあるいはメモリから読み出−ノー。したがって、
先行する命令がその演算結果を汎１［］レジスタあるい
はメモリに書込み、後続の命令がそれを読み出すために
、処理時間がかかる欠点があった。−土だ互いに全く無
関係な命令でかつ演算回路も各命令ごとに独立して動作
可能で、同時に実行処理ｉ１能な命令でも、シーク゛ン
／ヤルに実行しなければならないという欠点があった。

本発明の目的は、−ト述した欠点を除去した情報処理装
置を提供するととにある。

〔問題点を解決するだめの手段］ 本発明の情報処理装置は、各命令語を個別に実マイクロ
プログラムを格納する制御メモリと、該マイクＥＥ　ｆ
Ｄダラムの処理内容に対応する前記命令語の列あるいは
命令Ｊｔｉの属性の列４：記憶保持する命令語列レジス
タ群と、該命令語列レジスタ群内の各レジスタに対応（
７て該レジスタ内の命令ｄｆｉ列あるいは命令語の属性
列を実行するだめの制御情報を記憶保持する制御情報レ
ジスタフ１１と、実行しようとする命令語列あるいは実
行１２ようとする命令語の属性列と前記レジスタ群の内
容とを比較する命令語列比較回路と、命令語列内の各命
令間の関係を検出する手段と、該命令間の関係と前記制
御情報レジスタ群内のｆｆｉ制御情報と前記命令語列比
較回路の出力１【応答１−で実行すべき命令語あるいは
命令語列の前記制御メモリ内のマイクロプログラムの開
始ア１？レスを決定し実行する制御回路とを有するとと
を特徴とする。

〔実施例〕

次に９本発明について図面を参照（−で説明する。

第１図は本発明の一実施例の概略ブロック図である。実
行命令語列レジスタ１ば、実行しようとする命令語ある
いは命令語列を保持する。該命令語あるいは命令語列が
実行されると次に実行すべき命令語列が供給される。命
令語列レノメタ群２には、連続する複数の命令語からな
る命令語列を複数個記憶保持する。但し、制御回路５が
制御メモリ６の開始アドレスを決定するのに不要な命令
語内の情報は、命令語列レジスタ群２には記憶しない。

制御情報レノメタ群１０には、命令語列レジスタ群２に
保持される命令列を実行処理する為の制御情報を、命令
語列レノメタ群２の各レジスタ対応に記憶保持する。具
体的には本実施例では、制御メモリ６の開始アドレスを
保持する。

命令語比較回路４は、これから実行しようとする実行命
令語列レジスタ１内の命令列の必要な部分と、命令語列
レジスタ群２内の命令語列の各々と比較する。命令量関
係検出回路３は１本実施例においては、先行する命令の
結果を後続の命令が参照するかどうか、すなわち先行命
令のアイステイネ−ジョンが後続命令のソースと一致し
ているかどうかを検出する。制御回路５は、命令語列比
較回路４．命令量関係検出回路３および実行命令語列レ
ジスタＩの出力を受けて、実行Ｉ、　、ｒ、うとする実
行命令語列レジスタＪ内の命令語が命令語列レジスタ群
２に登録されている命令列の一つと一致しかつ先行する
命令の結果を後続の命令が参照する場合には、対応する
制御情報レノメタ群に登録されている開始アドレスで制
御メモリ６を起動する。前記開始アドレスで起動された
制御メモリ６は先行する命令の演算結果をメモリ８ある
いｒ１汎用レジスタ９を介さずに演算回路７内で演算回
路７の入力に廻し込み後続の命令を実行するよう演算回
路７を制御する。一方、実行しようとする命令語列が前
記の条件を満たさ々いときには、命令語内の各命令を個
別で処理するマイクロプログラムの開始アドレスで制御
メモリ６を起動する。

更に９本発明の実施例を第２図に示す具体例を用いて詳
細に説明する。命令語列レジスタ群２内には第２図に示
す３つの命令語のオペレーションコードの列が登録され
ている。今、連続する２つの命令 ＡＩ’）Ｉ）　ＣＩ　、　Ｇ２　　（Ｇｌ←（Ｇｌ　）
　＋　ＣＧ２）　）ＳＴＪＢ　Ｇｌ　、　Ｇ３　　（Ｇ
ｌ←（Ｇｌ）−（Ｇ３）　）が実行命令語列レジスタ１
内に供給され、実行される場合を説明する。上記命令列
は汎用レジスタＧ１とＧ２の内容を加算しその結果をＧ
１に格納し。

更に前記結果から０３の内容を減算し結果を０１に格納
する。

実行命令語列レジスタ１内のＯＰコード（オペレーショ
ンコード）列“’　ＡＤＤ−８ＵＢ”は命令語列比較回
路４によって命令語列レノメタ群２内のｏＰココ−列の
各々と比較され、この場合登録されている第１のｏｐコ
ードタ１ビＡＤＤ−８ＵＢ″′と一致しているのでこの
旨、制御回路５に報告する。命令量関係検出回路３は、
実行命令語列１内のＡＤＤ命令のディスティネーション
フィールドと、　ＳＵＢ命令の２つのソースフィールド
を比較することによって後続のＳＵＢ命令が先行のＡＤ
Ｄ命令の演算結果を参照することを制御回路５に報告す
る。制御回路５は、前記報告信号を受けて制御メモリ内
のＡＤＤ　、−８ＵＢの命令語列を一括処理する制御メ
モリ６内のマイクロプログラムの開始アドレス（この場
合１０００番地）を制御情報レノメタ群１０内から選択
し、この１０００番地アドレスで制御メモリ６を起動す
る。

起動された制御メモリ６は、第３図に示すタイミングで
演算回路７を制御ｊ〜、　ＡＤＤ−８ＴＪＢの命令語列
を実行する。すなわち、先ず第１マシンザイクルで汎用
レジスタＧｌ　、　Ｇ２の内容をそれぞれレジスタＲ１
、Ｒ２に読み出し、第２マシンサイクルで加算結果をレ
ジスタＲ３にセットし、第３マシンサイクルでレジスタ
Ｒ３の内容を汎用レジスタＧ１に格納するとともにレジ
スタＲ１にもセットし、これと平行して汎用レジスタＧ
３の内容をレジスタＲ２に読み出す。第４マシンザイク
ルでは、レジスタＲ３にＲ１とＲ２の減算結果をセット
する。最後の第５マシンサイクルでは、最終結果を汎用
レジスタＧ１に格納する。

参考として本発明の装置に使わずにＡＤＤ命令とＳＵＢ
命令を個別に実行したときのタイムチャートを第４図に
示す。第３図と第４図とを比較すると明らかなように先
行する命令の結果の格納と後続の命令のオ被ランドの読
み出しとを同時に実行する分だけ９本発明の装置の方が
必要とする処理時間は少々くなっている。

以」二、レジスターレジスタ間の演算命令の列について
説明したが、先行するロード命令とそのロードデータを
参照する演算命令、あるいは、先行する演算命令とその
結果をストアする命令等の組合せでも同様である。また
、上記の実施例においては、命令語列内の命令が互いに
無関係である場合には、それらの命令は個別に実行する
ものとしたが、より好ましい実施例においては、そのよ
うな場合にも一括処理することによって先行する命令の
結果の格納と、後続の命令のオペランドの読出しが同時
に実行することにより高速化が可能である。更に別のよ
り好ましい実施例においては。

命令を汎用レジスタ間の演算命令、メモリと汎用レジス
タ間の演算命令、メモリのブータラ汎用レジスタに格納
するロード命令、汎用レジスタの内容をメモリに格納す
るストア命令等にタイプ分けした属性を、ＯＰコードの
代りに命令語列レジスタ群２に記憶保持する。その際に
は、命令語列比較回路４には、実行命令語列レジスタ１
内のｏｐコードを上記のタイプに分類する属性デコード
回路が加わる。

〔発明の効果〕

以上説明したように本発明は、あらかじめ決められた連
続する複数の命令をこの命令語列を一括処理するマイク
ロプログラムによって実行処理することによシ、各命令
間で同時に処理可能なことがらを並行して処理でき、命
令処理の高速化が可能である。

【図面の簡単な説明】

第１図は本発明に従った情報処理装置の概略ブロック図
、第２図は第１図の詳細を示した図、第３図は第２図に
おける演算動作のタイムチャート。 第４図は従来装荷の演算動作のタイムチャートである。 ■・・実行命令語列レジスタ、２・・・命令語列レジス
タ群、３・・・命令量関係検出回路、４・・・命令語列
比較回路、５・・・制御回路、６・・・制御メモリ、７
・・・演算回路、８・・メモリ、９・・・汎用レジスタ
、１０・・・制御情報レジスタ群。

Claims (1)

【特許請求の範囲】
1. １、各命令語を個別に実行するマイクロプログラムと、
   連続する複数の命令語からなる列を１つの処理単位とし
   て実行するマイクロプログラムを格納する制御メモリと
   、該マイクロプログラムの処理内容に対応する前記命令
   語の列あるいは命令語の属性の列を記憶保持する命令語
   列レジスタ群と、該命令語列レジスタ群内の各レジスタ
   に対応して該レジスタ内の命令語列あるいは命令語の属
   性列を実行するための制御情報を記憶保持する制御情報
   レジスタ群と、実行しようとする命令語列あるいは実行
   しようとする命令語の属性列と前記レジスタ群の内容と
   を比較する命令語列比較回路と、命令語列内の各命令間
   の関係を検出する手段と、該命令間の関係と前記制御情
   報レジスタ群内の制御情報と前記命令語列比較回路の出
   力に応答して実行すべき命令語あるいは命令語列の前記
   制御メモリ内のマイクロプログラムの開始アドレスを決
   定し、実行する制御回路とを有することを特徴とする情
   報処理装置。