JPS628942B2

JPS628942B2 -

Info

Publication number: JPS628942B2
Application number: JP54113231A
Authority: JP
Inventors: Rokuro Yoshizawa; Satoshi Shinozaki
Original assignee: CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Current assignee: CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date: 1979-09-04
Filing date: 1979-09-04
Publication date: 1987-02-25
Also published as: JPS5637646A

Description

【発明の詳細な説明】本発明は半導体装置の製造方法に関し、特に配
線形成を改良した半導体装置の製造方法に係る。

例えば、バイポーラ・トランジスタの代表的な
製造方法を挙げると、エミツタ領域形成以降の工
程としては、まず、エミツタ拡散孔から不純物を
拡散してエミツタ領域を形成すると共に、上記エ
ミツタ拡散孔をそのままコンタクトホールとした
後、ベースコンタクトホールを開孔し、次いで配
線金属の蒸着、選択エツチングや陽極酸化による
パターニングにより配線を形成する。しかしなが
ら、かかる従来の製造方法には次のような種々の
欠点があつた。

(1) エミツタ形成以降第１の配線形成までに、エ
ミツタ拡散孔形成、ベースコンタクトホール形
成及び配線金属の選択エツチング等少なくとも
３回のマスク合せ工程を必要とし、かつこれら
のマスク合せ精度は相互に高い精度を要求され
るので、これらのマスク合せ余裕度を見込んだ
寸法が必要である。その結果、デバイスの集積
度の低下を招く。

(2) 上記のように精度を要するマスク合せ回数が
多いために、必然的にトランジスタの製造歩留
りの低下をきたすばかりか、作業が煩雑化して
生産性の低下の一因となる。

(3) 配線金属はコンタクトホール全体を覆う必要
があるために、配線金属とコンタクトホールと
の重なりの余裕を見込んでおかなければなら
ず、その結果、集積度の低下を招く。

(4) フオトレジストをマスクとした配線金属のエ
ツチング、パターニングに際し、配線として残
す領域は配線金属のサイドエツチングにより必
然的にフオトレジストの幅より細くなる。この
ため、所定の幅をもつた配線を形成しようとす
る場合、サイドエツチング量を見込んだ大きい
幅のフオトレジストを形成しなければならず、
微細化の趨勢に逆行する。

上述した欠点の改善策として次のような製造方
法が提案されている。その１つとして、ベースコ
ンタクトホールとエミツタ拡散孔とを同時に開
孔、ベースコンタクトホールを別にフオトレジス
トで被覆した状態でエミツタ領域に例えば砒素を
イオン注入してエミツタ領域を形成後、フオトレ
ジストを剥離して配線金属を蒸着し、さらに通常
の写真蝕刻法により配線を形成する方法が第10回
理研シンポジウム（1979年）論本集第67頁に記載
されている。この方法では上記従来欠点の(1)で述
べたエミツタ拡散孔開孔以降のマスク合せ回数は
３回と変わらないが、ベースコンタクトホールを
被覆するための写真蝕刻は高い精度が要求されな
いため、高精度を要するマスク合せは２回で済む
利点を有する。しかしながら、この方法にあつて
は上記欠点である(2)〜(4)の項は未だに改善されて
いない。

また、別の例として配線をリフトオフ法により
形成する方法が半導体トランジスタ研究会（1978
年）SSD78−65、第33頁に記載されている。この
方法は第１図に示すようにＰ型シリコン基板１、
n⁺埋込層２、ｎ型エピタキシヤル層３、分離酸
化膜４、P⁺型のベース領域５、n⁺型のコレクタ
領域６を有する半導体基体７の主面上のシリコン
酸化膜８にベース、コレクタのコンタクトホール
９，１０及びエミツタ拡散孔１１を開孔した後、
ベースコンタクトホール９をフオトレジストで被
覆し、砒素イオン注入を施してn⁺型のエミツタ
領域１２を形成する。次いで、半導体基板７の主
面上にポリイミド樹脂膜１３、Cr等の金属膜１
４を被覆し、該金属膜１４をフオトレジストをマ
スクとしてドライエツチングを施し、前記コンタ
クトホール９，１０、拡散孔１１とセルフアライ
ンで形成された開口部を形成し、さらに金属膜１
４をマスクとしてポリイミド樹脂膜１３を抱水ヒ
ドラジン溶液でエツチングして該金属膜１４の開
孔部より大きい孔を形成した後、全面に配線金
属、例えばAl１５を蒸着する（第１図図示）。そ
の後ポリイミド樹脂膜１３を除去して金属膜１４
上のAl１５部分をリフトオフして配線を形成す
る。

上記方法によれば配線の幅は金属膜１４をエツ
チングするのに用いたフオトレジストの寸法以上
に大きくできるため、上記欠点の(4)項を解消でき
る。また、エミツタ領域１２の形成にイオン注入
を用いることが可能であるとすれば、精度を要す
るマスク合せの回数は２回で済む。しかしなが
ら、上記方法にあつてはベース、コレクタのコン
タクトホール９，１０及びエミツタ拡散孔１１を
開孔した後、これとは別工程で配線金属をリフト
オフするためのポリイミド樹脂膜１３、Cr等の
金属膜１４の選択エツチングを行なうため、上記
欠点の(1)(2)項は一部しか改善されない。つまり、
上記ポリイミド樹脂膜１３、金属膜１４のエツチ
ングに際して、マスク合せ余裕度を十分見込んだ
寸法にする必要があり、集積度の低下を招く。し
かも、金属膜１４の開孔部の形成にあたつて、第
１図に示すようにベース、コレクタのコンタクト
ホール９，１０及びエミツタ拡散孔１１とセルフ
アラインで形成されない場合が生じ易く、その結
果、エミツタ領域１２等と配線とのコンタクトが
ずれてそれらの接続性に支障をきたす恐れがあ
る。

これに対し、本発明者は上記欠点を克服すべく
鋭意研究した結果、高精度のマスク合せでエツチ
ングされたリフトオフされるべき堆積層の開孔部
を利用して半導体基体の分離酸化膜で分離された
素子形成領域に設けられたシリコン酸化膜上のシ
リコン窒化膜を開孔しさらにシリコン窒化膜の開
孔部をマスクとしてその下のシリコン酸化膜をエ
ツチングすることによつて、拡散孔形成以降、第
１層配線形成までの間に基本的に寸法を決めてし
まうマスク合せは拡散孔とコンタクトホールと配
線とを同時に形成する時の１回のみで済み、しか
もそれら拡散孔、コンタクトホール、配線のため
の堆積層の開孔部を相互にセラフアラインで形成
できることを究明した。その結果、半導体基体に
所定幅な拡散層を有すると共に、拡散層に対して
良好にコンタクトされた配線を有し、かつ高集積
化が達成された半導体装置を著しく簡単かつ高歩
留りで製造し得る方法を見い出した。

即ち、本発明は分離酸化膜で分離され、かつ表
面にシリコン酸化膜が形成された素子領域を有す
る半導体基体上に、前記シリコン酸化膜とエツチ
ング特性の異なる被膜を形成する工程と、この被
膜上に該被膜よりエツチング速度の速い第１の堆
積層を形成し、さらに第２の堆積層を形成する工
程と、これら第２、第１の堆積層及び被膜の配線
相当部をマスク材を用いて順次エツチング除去し
て前記素子領域上のシリコン酸化膜の一部から前
記分離酸化膜に亙る領域に配線形成用開孔部を形
成する工程と、前記マスク材又は第２の堆積層を
マスクとして前記開孔部から露出するシリコン酸
化膜をエツチングして前記素子領域に対する複数
のコンタクトホールを形成する工程と、これらコ
ンタクトホールの少なくとも１つに対してセルフ
アラインで前記素子領域に拡散層を形成する工程
と、配線金属を形成した後、前記第１の堆積層を
エツチング除去して第２の堆積層上の配線金属部
分をリフトオフして前記コンタクトホールを通し
て前記素子領域と接続され、かつ端部側が前記分
離酸化膜上に延出した配線を形成する工程とを具
備したことを特徴とするものである。

本発明における被膜としては例えばシリコン窒
化膜を挙げることができ、この被膜はシリコン酸
化膜を選択エツチングしてコンタクトホールを形
成する際のマスクとして作用し、第２の堆積層の
開孔部と該コンタクトホール（拡散孔を含む）と
を略セルフアラインで形成できると共に、配線金
属の蒸着に際してその金属の一部が延在して被覆
され配線と半導体基体の拡散層とのコンタクトの
確実化、配線端部のテーパ化の役目をする。

本発明における第１の堆積層はリフトオフの主
たる除去源となると共にシリコン窒化膜（被膜）
をマスクとしてシリコン酸化膜をエツチングしコ
ンタクトホールを形成する際、露出する側部がエ
ツチングされて第２の堆積層よりも内側に後退さ
せる。つまり第２の堆積層が相対的に庇状に延び
ることから、被膜（シリコン窒化膜）に比べてエ
ツチング速度がはかるに大きい材料を設定する必
要がある。かかる第１の堆積層としては、例えば
リン添加ガラス層（PSG）、砒素添加ガラス層
（AsSG）、ボロン添加ガラス層（BSG）等の不純
物添加ガラス層や多結晶シリコン層を挙げること
ができる。

本発明における第２の堆積層は配線金属の蒸着
に際し、半導体基体のコンタクトホールに被覆す
る配線金属部分とリフトオフされるべき配線金属
部分とが不接続化して分離するようにすることか
ら、その第２の堆積層の開孔部径が第１の堆積層
の開孔部径より小さくして開孔部付近で庇状に延
在することが望ましい。このため、第２の堆積層
は第１の堆積層よりエツチング速度が遅く、耐エ
ツチング性の優れた材質にすることが適してい
る。具体的には、シリコン窒化層、シリコン酸化
層、Crなどの金属層等を挙げることができる。

本発明におけるマスク材（例えばレジストパタ
ーン）又は第２の堆積層をマスクとしてシリコン
酸化膜をエツチングする手段としては、弗化アン
モニウムと酢酸の混酸等を用いる湿式エツチング
法を採用することが第１の堆積層の側部をも効果
的にエツチングでき第２の堆積層の開孔部付近を
庇状に延出できるため有益である。

本発明における拡散層の形成手段としては、Ｐ
型、ｎ型導電性の不純物をコンタクトホールの一
部を利用してイオン注入する方法等を採用し得
る。

本発明に用いる配線金属としては、例えば、
Al或いはAl−Si、Al−CuなどのAl合金、Mo、Pt
などの高融点金属等を挙げることができる。

次に、本発明をバイポーラ・トランジスタの製
造方法に適用した例について第２図ａ〜ｈを参照
して説明する。

実施例 (i) まず、比抵抗20ΩcmのＰ型シリコン基板１０
１上に砒素を不純物とする高濃度のｎ型埋込層
１０２を通常の熱拡散により選択的に形成し
た。つづいて、ρ_VG＝0.3Ωcm、ｔ_VG＝1.7μｍ
のｎ型エピタキシヤル層１０３，１０３′を成
長後、膜厚3000Åのシリコン窒化膜を選択的に
形成し、該シリコン窒化膜をマスクとして水酸
化カリウム系溶液中でエピタキシヤル層１０
３，１０３′を深さ0.6μｍ程度エツチング除去
した。ひきつづき、エツチング領域にフオトレ
ジストをマスクとしてボロンをイオン注入し、
熱アニールした後、熱酸化処理を施してエツチ
ング領域に厚さ1.2μｍの素子分離用シリコン
酸化膜１０４を選択的に成長させた。この時、
エピタキシヤル層１０３，１０３′の非エツチ
ング部はシリコン窒化膜で覆われているので、
熱酸化に際しての酸化膜形成は阻止される。次
いで、コレクタ形成相当部のシリコン窒化膜を
選択的に除去した後、リン拡散を施してρＳ＝
６Ω／□、深さ１μｍの高濃度ｎ型拡散層であ
るコレクタ領域１０５を形成した。その後、シ
リコン窒化膜を全て除去し、露出したエピタキ
シヤル層１０３，１０３′に厚さ500Åのシリコ
ン酸化膜１０６を成長させ、さらに全面に厚さ
1500Åのシリコン窒化膜１０７を堆積した後、
シリコン窒化膜１０７の上方から加速電圧
90KeV、ドーズ量３×10¹⁴cm^-2の条件でボロン
を全面にイオン注入し、ひきつづき1000℃の窒
素雰囲気中でアニールしてエピタキシヤル層１
０３，１０３′に高濃度Ｐ型不純物層であるベ
ース領域１０８、抵抗層１０９を形成した（第
２図ａ図示）。

(ii) 次いで、シリコン窒化膜１０７上に第１の堆
積層である約１×10²¹cm^-3のリン濃度をもち厚
さ7000Åのリン添加ガラス層（PSG層）１１
０、第２の堆積層である厚さ2000Åのシリコン
窒化層１１１を順次被覆した（第２図ｂ図
示）。つづいて、シリコン窒化層１１１上にフ
オトレジスト膜を被覆し、光蝕刻法によりコン
タクトホールと配線パターンを同時に形成する
ためのレジストパターン１１２を形成した後、
該レジストパターン１１２をマスクとして出力
180W、ガス流量CF₄21c.c.／minの条件の反応性
スパツタエツチングによりシリコン窒化層１１
１、PSG層１１０、シリコン窒化膜１０７を順
にエツチングした。この時、コレクタ領域１０
５、ベース領域１０８及び抵抗層１０９上のシ
リコン酸化膜１０６の一部に対応する箇所から
素子分離用シリコン酸化膜１０４に亙る領域に
配線形成用の開孔部１１３……１１３が形成さ
れる（第２図Ｃ図示）。また、このエツチング
に際してシリコン窒化層１１１に対するPSG層
１１０のサイドエツチングは観測されず、かつ
前記開孔部１１３……１１３の底部にはシリコ
ン酸化膜１０６が残存し、コレクタ領域１０
５、ベース領域１０８及び抵抗層１０９のドラ
イエツチングによるダメージは全く起きなかつ
た。

(iii) 次いで、弗化アンモニウムと酢酸の混液から
なるエツチング液中に40分間浸漬した。このと
き、第２図ｄに示すようにシリコン窒化膜１０
７の開孔部１１３から露出するシリコン酸化膜
１０６がエツチング除去される共に、PSG層１
１０が横方向に0.7μｍエツチングされた。こ
の時、開孔部１１３から露出される素子分離用
シリコン酸化膜１０４部分もエツチングされる
が、前記シリコン酸化膜１０６は500Åと極め
て薄いため、該エツチングによる素子分離用シ
リコン酸化膜１０４の分離性能が損われること
はない。その後、レジストパターン１１２をエ
ツチング除去することにより最上層のシリコン
窒化層１１１の開口部１１３とセルフアライン
でコンタクトホール１１４_１……１１４_５が形
成されると共に、シリコン窒化膜１０７及びシ
リコン窒化層１１１がPSG層１１０に対して
0.7μｍ庇状にはり出した状態になつた。（第２
図ｅ図示）。ひきつづき、第２図ｆに示す如く
ベースコンタクトホール１１４_１、Ｐ型抵抗１
０９のコンタクトホール１１４_１，１１４_５を
フオトレジスト１１５で選択的に被覆した。こ
の時のフオトレジスト１１５のパターン形成は
単にＰ型のコンタクトホールを被覆するという
目的だけであるからマスク合せ精度は非常に低
くてもよい。その後加速電圧50KeV、ドーズ量
１×10¹⁶／cm²の条件で砒素イオン注入を行なつ
た後、フオトレジスト１１５を剥離し、1000
℃、60分間熱アニール処理を行なうことにより
ρ_S＝20Ω／□、深さ0.4μｍのｎ型拡散層であ
るエミツタ領域１１６を形成した。

(iv) 次いで、第２図ｇに示すように配線金属であ
る厚さ0.5μｍのアルミニウム膜１１７を全面
に蒸着した。この時、コンタクトホール１１４
_１……１１４_５上のアルミニウム膜部分とシリ
コン窒化層１１１上のアルミニウム膜部分が分
離されて蒸着されると共に、アルミニウム膜は
コンタクトホール１１４_１……１１４_５周辺の
シリコン窒化膜１０７上の一部にも被着され
た。その後、弗化アンモニウムと酢酸との混液
中に浸漬してPSG層１１０を選択的にエツチン
グ除去してその上のシリコン窒化層１１１上に
蒸着されたアルミニウム膜部分をリフトオフし
てコンタクトホール１１４_１……１１４_５を介
して各拡散層と接続したアルミニウム配線１１
８……１１８を形成しバイポーラ・トランジス
タを造つた（第２図ｈ図示）。なお、上記混液
中でのアルミニウムのエツチング速度は50Å／
min程度であるため、PSG層１１０のエツチン
グ除去に際してのアルミニウム膜の膜べりはほ
とんど問題がなかつた。

得られたバイポーラトランジスタは、アルミ
ニウム配線１１８……１１１８の一部がコンタ
クトホール１１４_１〜１１４_５に対してセルフ
アライで形成され、かつ該配線１１８……１１
８の他の部分がシリコン窒化膜１０７にオーバ
ラツプすると共に素子分離用シリコン酸化膜１
０４上に延出した構造を有する。その結果、コ
ンタクトホール１１４_１〜１１４_５の一部が露
出することが全くなく、配線１１８……１１８
をコレクタ領域１０５、ベース領域１０８、抵
抗層１０９及びエミツタ領域１１６と良好に接
続できる。また、配線１１８……１１８の両側
はテーパ状になつているため、多層配線工程を
とり入れる場合、２層目配線の断線の心配は全
くなくなつた。さらに、本実施においてはコン
タクトホール１１４_１……１１４_５開孔以降、
第一層配線形成までの間で基本的に寸法を決め
てしまうマスク合せは、コンタクトホールと配
線とを同時に形成する時の１回で済む。このた
め歩留りの飛踏的な向上が期待できること、
マスク合せ時間の短縮により工程が簡略化で
きること、コンタクトホールと配線金属との
マスク合せ余裕度を見込む必要がなく高集積化
が達成できること等の効果を有する。さらにコ
ンタクトホール１１４_１……１１４_５の一部１
１４_２を拡散孔として利用でき、コンタクトホ
ール１１４_２とセルフアラインでエミツタ領域
１１６を形成でき、配線１１８とエミツタ領域
１１１６との位置ずれも確実に防止でき、良好
なコンタクトが可能となつた。

なお、本発明は上記実施例の如くバイポーラ・
トランジスタの製造のみに限定されず、MOS型
電界効果トランジスタの製造にも同様に適用でき
るものである。

以上詳述した如く、本発明によれば拡散孔形成
以降、第１層配線形成までの間に基本的に寸法を
決めてしまうマスク合せは拡散孔を一部兼ねたコ
ンタクトホールと配線とを同時に形成する時の１
回のみで済み、しかも拡散層、コンタクトホール
及び配線は相互にセルフアラインで形成でき、も
つて半導体基体の拡散層と配線とがずれを起こさ
ず良好にコンタクトされ、かつ高集積度化が達成
された半導体装置を高歩留りで簡単な工程により
製造し得る方法を提供できるものである。

【図面の簡単な説明】

第１図は従来法によるバイポーラ・トランジス
タの製造におけるリフトオフ工程直前の状態を示
す断面図、第２図ａ〜ｈは本発明の実施例におけ
るバイポーラ・トランジスタの製造工程を示す断
面図である。１０１……Ｐ型シリコン基板、１０２……n⁺
埋込層、１０３，１０３′……ｎ型エピタキシヤ
ル層、１０５……クレクタ層、１０６……シリコ
ン酸化膜、１０７……シリコン窒化膜、１０８…
…ベース領域、１０９……Ｐ型抵抗層、１１０…
…リン添加ガラス層（第１の堆積層）、１１１…
…シリコン窒化層（第２の堆積層）、１１３……
開孔部、１１４_１……１１４_５……コンタクトホ
ール、１１６……エミツタ領域、１１８……配
線。

Claims

【特許請求の範囲】１分離酸化膜で分離され、かつ表面にシリコン
酸化膜が形成された素子領域を有する半導体基体
上に、前記シリコン酸化膜とエツチング特性の異
なる被膜を形成する工程と、この被膜上に該被膜
よりエツチング速度の速い第１の堆積層を形成
し、さらに第２の堆積層を形成する工程と、これ
ら第２、第１の堆積層及び被膜の配線相当部をマ
スク材を用いて順次エツチング除去して前記素子
領域上のシリコン酸化膜の一部から前記分離酸化
膜に亙る領域に配線形成用開孔部を形成する工程
と、前記マスク材又は第２の堆積層をマスクとし
て前記開孔部から露出するシリコン酸化膜をエツ
チングして前記素子領域に対する複数のコンタク
トホールを形成する工程と、これらコンタクトホ
ールの少なくとも１つに対してセルフアラインで
前記素子領域に拡散層を形成する工程と、配線金
属を形成した後、前記第１の堆積層をエツチング
除去して第２の堆積層上の配線金属部分をリフト
オフし、前記コンタクトホールを通して前記素子
領域と接続され、かつ端部側が前記分離酸化膜上
に延出した配線を形成する工程とを具備したこと
を特徴とする半導体装置の製造方法。２第１の堆積層が不純物添加ガラス層であるこ
とを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。３第１の堆積層が多結晶シリコン層であること
を特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。４第２の堆積層がシリコン窒化層であることを
特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。