JPS63181005A - 数値制御装置の並列処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、数値制御方式の改良に関し、特に、微小な移
動量が連続した形状をしたワーク等の高速加工を連続的
に行うことのできる高速加工用数値制御方式に関する。

従来の技術 従来の数値制御装置は、指令情報を１ブロツク読取る毎
にそのブロックに収容されているデータの内容を解読し
てパルス分配用の実行形式のデータを用意し、この実行
形式に変換したデータに基づいて機械可動部の動作等を
制御するようにしている。ここで、ブロックに収容され
ているデータを実行形式のデータに変換するとは、ブロ
ックに収容されているデータを数値制御装置内部で処理
しやすい形の２進数等の機械語データに変換することで
ある。

ところで、指令情報を１ブロツク読取る毎に上述した処
理を行い、現ブロックの処理の終了後、次ブロックの処
理を開始したのでは、実行形式のデータが作成されるま
での間、機械可動部が停止してしまうことになる。この
ように、ブロックとブロックとの間で機械可動部が停止
してしまうと、加工効率が悪くなるばかりかワークにカ
ッタマークが付いたり、振動が発生する問題がある。

そこで、従来の数値制御装置においては、実行形式に変
換されたデータを記憶する第１．第２のバッファを設け
ておき、一方のバッファに記憶されているデータに基づ
いて前ブロツク対応の処理を行っている間に、現ブロッ
クに収容されているデータを実行形式のデータに変換し
、これを他方のバッファに記憶させるという処理を平行
して行い、前ブロツク対応の処理が終了することにより
、他方のバッファに記憶されているデータに基づいて現
ブロック対応の処理を行い、これに平行して次ブロック
に収容されているデータを実行形式のデータに変換し、
これを一方のバッファに記憶させるようにしている。

このように、現ブロック対応の処理を実行している間に
次ブロックに収容されているデータを実行形式のデータ
に変換しておくことにより、上述した問題はある程度は
改善されるが、実行時間が短いブロックを複数個連続し
て実行する場合は、やはりブロックとブロックとの間で
機械可動部が停止してしまう場合があった。すなわち、
ブロックの実行時間が短いと、現ブロック対応の処理が
終了しても、次ブロックに収容されているデータを実行
形式のデータに変換できていない場合があり、このよう
な場合はやはりブロックとブロックとの間で機械可動部
が停止し、ワークにカッタマークが付いたり、振動が発
生したりする問題がある。

発明が解決しようとする問題点 以上のように、ブロックとブロックとの間で機械可動部
が停止することは、当該ブロックの実行時間より次ブロ
ックの前処理時間が長いことに起因するものである。そ
こで、本発明は、前処理時間を短くして機械の可動部が
ブロックとブロック間で停止しないようにすることを目
的とし、その結果、高速加工を可能にする数値制御方式
を提供することにある。

問題点を解決するための手段 前処理行程を複数の行程に分割し、各行程毎に当該行程
を処理するコンピュータを設け、各コンピュータは前行
程の出力データを受けて当該行程の処理を行い、次行程
のコンピュータに処理結果のデータを出力し、順次各行
程のコンピュータが当該行程の前処理を行うことによっ
て、前処理を並列に処理し、前処理時間を短くする。

作　　用 前処理の第１番目の行程を処理するコンピュータはＮＣ
プログラムよりデータを読取り、当該行程の前処理を行
い、その結果を次段のコンピュータに出力する。次段の
コンピュータは、当該割当て行程の前処理を行い、次の
行程のコンピュータへ処理結果を出力し、順次前処理用
に設けられたコンピュータの数、すなわち、分割された
前処理の数だけ上記動作を繰返し、最終段のコンピュー
タによって実行形式データを作成する。一方、各コンピ
ュータは当該割当ての前処理が終了すると、次のブロッ
クの当該割当て前処理を行う。その結果、複数のコンピ
ュータによって前処理が並列して実行され、前処理時間
は短縮されることとなる。

実施例 ＮＣプログラムから１ブロツクの指令情報を読取り、パ
ルス分配用の実行形式のデータを作成する前処理には、
概路次のような処理がある。

（１）ＮＣプログラムより１ブロツクの情報を読取って
データを解読する入力データ処理。

（２）入力データ処理から１ブロツクの情報を受取り、
処理単位を作成し、単位系処理等を行う処理。

（３）コーナ処理やチャンファリング等の処理。

（４）座標回転やスケーリング等の一次変換を行うオフ
セット前の処理。

（５）固定サイクルや原点復帰サイクル等のサイクル処
理。

（６トエ具径補正処理。

（７）座標系処理、工具長補正、工具位置補正等のオフ
セット後の処理。

（８）上記（１）〜（７）で処理され実行形式データに
なった情報を出力するための出力処理。

前処理は以上の各行程の処理で構成されているが、以下
、上記各行程の内１番目の入力データ処理と他の処理と
を分割し、２台のマイクロコンピュータ（以下、ＣＰＵ
という）によって分担して各々の処理を行わせるように
する実施例について述べる。

第１図は、本発明の方式を実行する数値制御装置の一実
施例の要部ブロック図で、１は数値制御装置全体を制御
するためのメインＣＰＵ、２はプログラマブルマシーン
コントロール用のｃｐｕ。

３は共有ＲＡＭ、４はメインｃｐｕｉに接続されたバブ
ルメモリ、ポータプルテープリーダ、ＭＤＩ等を示ず。

なお、制御プログラム等を記憶するためのＲＯＭは図示
していない。５はインターフェイスで、ホストコンピュ
ータから送られてくるＮＣプログラムを入力し、サブＣ
ＰＬＪ６に出力するものである。サブＣＰＬＪ６は前処
理の前半部分の処理を行うもので、本実施例では前述し
た入力データ処理を行う。９はメインＣＰＵ　１　、サ
ブＣＰＵ６が共に使用する共有ＲＡＭであり、インター
フェイス５を介してホストコンピュータからＮＣプログ
ラムが送られてくる場合は、サブＣＰＵ６が前処理の前
半部分の入力データ処理を行って該共有ＲＡＭ９に格納
し、また、バブルメモリやポータプルテープリーダから
ＮＣプログラムが入力される場合は、メインＣＰＵＩが
ＮＣプログラムを読取り、該共有ＲＡＭ９に格納し、格
納されたＮＣプログラムをサブＣＰＵ６が入力データ処
理を行って該ＲＡＭ９に格納するようになっている。　
□ ７もサブＣＰＬＪで、１０はサブＣＰＵ７とメインｃ　
ｐ　ｕ　、ｉが共に使用する共有ＲＡＭであり、メイン
ＣＰＵ１が共有ＲＡＭ９に格納された入力データ処理終
了後の前処理の中間データを読取り、共有ＲΔＭ１０に
転送し、サブＣＰＵ７は転送されてきた中間データから
入力データ処Ｉ１１！後の前処理を行って実行形式のデ
ータを作成し、共有ＲＡＭ１０に書き込むようになって
いる。また、共有ＲＡＭ１０に格納された実行形式のデ
ータはメインＣＰＬ１１によって共有ＲＡＭ１１に転送
され、サブＣＰＵ３は、この共有ＲＡＭ１１に転送され
てきた実行形式のデータより、各軸に対するパルス分配
処理を行うもものである。Ａ１〜Ａｎは軸制御回路で、
機械の軸角に設けられたサーボモータを制御するもので
ある。

次に、本実施例の動作を説明する。

第２図は、サブＣＰＵ６．サブＣＰＬＪ７．サブＣＰＵ
８の動作処理時間を例示的に示したものであり、第２図
中時間ｔは左から右へ経過しているものとし、８１．８
２．Ｂ３．・・・・・・は１番目のブロック、２番目の
ブロック、３番目のブロック。

・・・・・・を示し、Ｆは当該ブロックにおける前処理
の前半部分を、Ｒは当該ブロックの前処理の後半部分を
示す。

インターフェイス５を介してＮＣプログラムが入力され
たとすると、サブＣＰＵ６はまず、初めの１ブロツクを
読取り、前処理の前半部分、すなわち入力データ処理Ｂ
ＩＦを行って、その処理結果のデータを共有ＲＡＭ９に
書込む。メインＣＰ’　　　　Ｕｌは共有ＲＡＭ１０の
前処理の中間データを書込む領域が書込み可能状態か否
か監視しており、書込み可能であると、共有ＲＡＭ９に
書込まれた入力データ処理８１Ｆの終った前処理の中間
データを共有ＲＡＭ１０に転送し書込む。サブＣＰＵ７
は共有ＲＡＭ１０に中間データが書込まれると、該中間
データに基づき、前処理の後半部分Ｂ１Ｒ。

すなわち入力データ処理以外の前処理を開始し、実行形
式のデータを作成し共有ＲＡＭ１０の所定アドレスに書
込む。メインＣＰＵＩは共有ＲＡＭ１１に書込み可能か
否か監視しており、書込み可能で、共有ＲΔＭ１０に実
行形式のデータが書込まれると、該実行形式のデータを
共有ＲＡＭ１１に転送し書込む。サブＣＰＵ８は共有Ｒ
ＡＭＩ　１より実行形式のデータを読取り、該データに
基づいて各軸に対しパルス分配処理Ｂ１を開始し、各軸
の軸制御回路Ａ１〜Ａｎヘパルス分配を行い、各軸のサ
ーボモータを駆動し、機械の可動部を移動させる。

一方、サブＣＰＬＪ６は初めのブロックの前処理の前半
部分８１Ｆの処理が終了すると、次のブロックＢ２の前
処理の前半部分、すなわち入力データ処理８２Ｆを行い
、順次各ブロックの前処理の前半部分の処理が終了する
毎に次のブロックの前処理へと進む。又、サブＣＰＵ７
ち各ブロックの前処理の後半部分が終了する毎に、次の
ブロックの前処理の後半部分の処理へと進み、前処理は
サブＣＰＵ６．．７により並列して処理されることとな
る。

例えば、第２図において、サブＣＰＵ６が第１番目のブ
ロックＢ１の前処理の前半部分８１Ｆが終了すると、サ
ブＣＰＵ７が該ブロックＢ１の前処理の後半部分ＢＩＲ
を開始し、また、サブＣＰＵ６は次の第２のブロックＢ
２の前処理の前半部分処理Ｂ２Ｒを開始するから、前処
理は並列して同時に処理されることとなる。その結果、
前処理を分割して並列処理を行わない場合は、第１番目
のブロックＢ１の前処理が終了した時間ｔ１より次のブ
ロックＢ２の前処理が開始されることに対し、本実施例
では次のブロックＢ２の前処理は既に開始され、第１番
目のブロックの前処理が終了した時点ｔ１では次のブロ
ックＢ２の前半部分の前処理８２Ｆは終了しているか、
終了に近い状態にあり、１番目のブロックの実行形式の
データが出力された後、次のブロックの実行形式のデー
タが出力されるまでの時間は、本実施例のような前処理
を行わない場合と比較し、約１／２程度の時間に短縮さ
れることとなる。

その結果、１ブロツクの前処理時間が約１／２程度に短
縮されることから、次のブロックの実行形式データの作
成が遅れ、機械の可動部が停止するということはなくな
る。または非常に少なくなる。

上記実施例のように、前処理を２分割して前処理を並列
に処理しても、機械の１ブロツクの実行に対し、次のブ
ロックの前処理が間に合わない場合には、ざらに前処理
を分割し、３−分割、４分割として分割された前処理の
各行程毎に該行程を処理するサブＣＰＵを設けて処理さ
せれば、さらに前処理時間は短縮され、機械の可動部が
ブロックとブロック間で停止するという現象は防止され
る。

なお、上記実施例では、共有ＲＡＭ９．共有ＲＡＭｌ０
．共有ＲＡＭ１１に各々格納される前処理の中間データ
、及び前処理の実行形式データをメインＣＰＵ１を介し
て転送するようにしているが、メインＣＰＬＪ１．サブ
ＣＰＵ６．サブＣＰＵ７、サブＣＰＵ８及びＰＭＣをバ
ス接続し、各サブＣＰＵ６．７．８毎に共有ＲＡＭを設
け、上記中間データ及び実行形式データをメインｃｐｕ
ｉを介せずに直接サブＣＰＵ７、又はサブＣＰＵ８が読
み取るようにしてもよい。

発明の効果 以上述べたように、本発明においては、前処理時間が大
幅に短縮されるから、微小な移動間が連続した形状を加
工する場合においても機械の可動部が停止することがな
く、かつ、高速で連続的に加工が実施できる。

【図面の簡単な説明】

第１図は本発明の一実施例を実施する数値制御装置の要
部ブロック図、第２図は同実施例におけるサブコンピュ
ータの動作時間の状態を示す一例である。 １・・・メインコンピュータ、５・・・インターフェイ
ス、６．７．８・・・サブコンピュータ、９，１０゜１
１・・・共有ＲＡＭ。 ホストコきビー−り 第１図

Claims (1)

【特許請求の範囲】
1. コンピュータ内蔵の数値制御装置の処理方式において、
   ＮＣプログラムからデータを読取り、実行形式のデータ
   を作成する前処理行程を複数の行程に分割し、各行程毎
   に当該行程を処理するコンピュータを設け、各コンピュ
   ータは前行程の出力データを受けて当該行程の処理を行
   い、次行程のコンピュータに処理結果のデータを出力す
   ることにより、前処理を並列処理するようにした数値制
   御装置の並列処理方式。