JPS63100740A - 半導体装置の電極 - Google Patents
半導体装置の電極Info
- Publication number
- JPS63100740A JPS63100740A JP61246940A JP24694086A JPS63100740A JP S63100740 A JPS63100740 A JP S63100740A JP 61246940 A JP61246940 A JP 61246940A JP 24694086 A JP24694086 A JP 24694086A JP S63100740 A JPS63100740 A JP S63100740A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- input
- wiring pattern
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に入出力電極に関する。
近年、液晶表示装置の駆動用ＩＣ等に見られる様に、多
端子な入出力電極を有する半導体装置が広く利用されて
いる。これら半導体装置の入出力電極配列としては、半
導体装置の周辺部に素子領域を避けて配列形成する構成
が一般的であり、このため半導体装置内に於ける入出力
電極の占める面積比率が増大し、半導体装置の収率の向
上化や実装密度の向上化に対して大きな障害となってい
た。このことは特に半導体素子のデザインルールの微細
化に伴って、さらに顕著となってきている。
端子な入出力電極を有する半導体装置が広く利用されて
いる。これら半導体装置の入出力電極配列としては、半
導体装置の周辺部に素子領域を避けて配列形成する構成
が一般的であり、このため半導体装置内に於ける入出力
電極の占める面積比率が増大し、半導体装置の収率の向
上化や実装密度の向上化に対して大きな障害となってい
た。このことは特に半導体素子のデザインルールの微細
化に伴って、さらに顕著となってきている。
この問題に対する１つの方策として、半導体基板の素子
領域上に絶縁層を介して入出力？ｉｎをアルミニウム層
にて形成した多層配線構造が検討されている。この多層
配線構造によると、素子領域上の全面に渡って入出力電
極を配列することが可能であるため、半導体装置の小型
化をもたらし、その結果半導体装置の収率の向上化や実
装密度の向上化に対し多大な効果を有するものである。
領域上に絶縁層を介して入出力？ｉｎをアルミニウム層
にて形成した多層配線構造が検討されている。この多層
配線構造によると、素子領域上の全面に渡って入出力電
極を配列することが可能であるため、半導体装置の小型
化をもたらし、その結果半導体装置の収率の向上化や実
装密度の向上化に対し多大な効果を有するものである。
前記する多層配線構造は従来第２図に示す様に、半導体
素子を形成した半導体基板１１上に第１配線パターン１
２としてアルミニウム層を形成し、その後有機系あるい
は無機系から成る絶縁層１３を所定の位置に開口部１４
を設ける如く形成した後、入出力電極１６を成す第２配
線パターン１５を前記開口部１４を通じて前記第１配線
パターン１２との接続を取る如くアルミニウム層にて形
成し、しかる後最終絶縁層１７を前記入出力電極１６を
除いたほぼ全面を覆う如く形成して成る構造が採用され
ていた。
素子を形成した半導体基板１１上に第１配線パターン１
２としてアルミニウム層を形成し、その後有機系あるい
は無機系から成る絶縁層１３を所定の位置に開口部１４
を設ける如く形成した後、入出力電極１６を成す第２配
線パターン１５を前記開口部１４を通じて前記第１配線
パターン１２との接続を取る如くアルミニウム層にて形
成し、しかる後最終絶縁層１７を前記入出力電極１６を
除いたほぼ全面を覆う如く形成して成る構造が採用され
ていた。
しかしながら上記する様な従来技術によると、半導体装
置を測定する際のブロービング（５〜１０ｇ／端子）あ
るいはポンディング等の機械的外力によって、絶縁層１
６、第１配線パターン１２、半導体基板１１等にダメー
ジを与え、このために、半導体装置の歩留りの低下をも
たらしたり、信頼性の低下をもたらす等、コスト面、品
質面に於いて大きな問題となっていた。
置を測定する際のブロービング（５〜１０ｇ／端子）あ
るいはポンディング等の機械的外力によって、絶縁層１
６、第１配線パターン１２、半導体基板１１等にダメー
ジを与え、このために、半導体装置の歩留りの低下をも
たらしたり、信頼性の低下をもたらす等、コスト面、品
質面に於いて大きな問題となっていた。
本発明ではかかる問題点に着目し、上記する様な多層配
線構造の半導体装置に於ても、測定時のブロービングあ
るいはポンディング等の機械的外力によって絶縁層、第
１配線パターン、半導体基板等へのダメージが少なく、
歩留りの低下や信頼性の低下を生じることのない半導体
装置を提供することを目的としている。
線構造の半導体装置に於ても、測定時のブロービングあ
るいはポンディング等の機械的外力によって絶縁層、第
１配線パターン、半導体基板等へのダメージが少なく、
歩留りの低下や信頼性の低下を生じることのない半導体
装置を提供することを目的としている。
上記目的を達成するため本発明では、入出力電極を成す
第２配線パターンの構造を、下層に第１配線パターンと
の接続性に勝れ、絶縁層との密着性に勝れたピッカース
硬度８０以上を有するアルミニウムに比べて硬質の金属
層を配し、上層にポンディング性に勝れたアルミニウム
等の金属層を配した層構造とする。
第２配線パターンの構造を、下層に第１配線パターンと
の接続性に勝れ、絶縁層との密着性に勝れたピッカース
硬度８０以上を有するアルミニウムに比べて硬質の金属
層を配し、上層にポンディング性に勝れたアルミニウム
等の金属層を配した層構造とする。
上記する構造によると、入出力電極の構造を層構造化す
ることによって機械的外力耐性の向上をはかることが出
来るため、素子領域上に絶縁層を介し入出力電極を配列
した半導体装置に於ても測定やポンディング工程等に於
て、絶縁層、第１配線パターン、素子領域等に対しダメ
ージを与えることがなくなる。
ることによって機械的外力耐性の向上をはかることが出
来るため、素子領域上に絶縁層を介し入出力電極を配列
した半導体装置に於ても測定やポンディング工程等に於
て、絶縁層、第１配線パターン、素子領域等に対しダメ
ージを与えることがなくなる。
以下、本発明の実施例を図面によって説明する。
第１図は本発明に於ける半導体装置の断面図を示す。半
導体素子を形成した半導体基板１上に、第１配線パター
ン２としてアルミニウム層を所定の形状にパターン形成
し、その後、ポリイミド樹脂等の有機膜あるいはＳ ｉ
Ｏを等の無機膜等から成る絶縁層３を所定の位置に開口
部４を設ける如く形成した後、入出力電極６を成す第２
配線パターン５を前記開口部４を通じて前記第１配線パ
ターン２との接続を取る如く形成し、しかる後、最終絶
縁層７を前記入出力電極６を除いたほぼ全面を覆う如（
形成する。前記する第２配線パターン５は、第１配線パ
ターン２との接続性に勝れ、絶縁層３との密着性に勝れ
、ピッカース硬度８０以上の金属層（例えばタンタル、
チタン等）を下層５−１に配し、ポンディング性に勝れ
たアルミニウム層を上層５−２に配した層構造を成す。
導体素子を形成した半導体基板１上に、第１配線パター
ン２としてアルミニウム層を所定の形状にパターン形成
し、その後、ポリイミド樹脂等の有機膜あるいはＳ ｉ
Ｏを等の無機膜等から成る絶縁層３を所定の位置に開口
部４を設ける如く形成した後、入出力電極６を成す第２
配線パターン５を前記開口部４を通じて前記第１配線パ
ターン２との接続を取る如く形成し、しかる後、最終絶
縁層７を前記入出力電極６を除いたほぼ全面を覆う如（
形成する。前記する第２配線パターン５は、第１配線パ
ターン２との接続性に勝れ、絶縁層３との密着性に勝れ
、ピッカース硬度８０以上の金属層（例えばタンタル、
チタン等）を下層５−１に配し、ポンディング性に勝れ
たアルミニウム層を上層５−２に配した層構造を成す。
この第２配線パターン５の形成は二種の金属層を全面に
層形成した後、フォトリソ等の工程にて行うものであり
、工程上特に問題となるものではない。
層形成した後、フォトリソ等の工程にて行うものであり
、工程上特に問題となるものではない。
上記する説明の如く本発明では、入出力電極を、アルミ
ニウム層とピッカース硬度８０以上の硬質な金属層とか
ら成る層構造とするごとにより、測定時のブロービング
及びポンディング時の機械的外力耐性の向上をはかり、
歩留り、品質の安定した素子領域上に絶縁層を介して入
出力電極を形成して成る多層構造の半導体装置を可能と
し、この結果として半導体装置の小型化をはかることが
でき、半導体の収率向上、実装密度の向上環、コスト面
、実装サイズ面等に於て多大な効果をもたらすものであ
る。
ニウム層とピッカース硬度８０以上の硬質な金属層とか
ら成る層構造とするごとにより、測定時のブロービング
及びポンディング時の機械的外力耐性の向上をはかり、
歩留り、品質の安定した素子領域上に絶縁層を介して入
出力電極を形成して成る多層構造の半導体装置を可能と
し、この結果として半導体装置の小型化をはかることが
でき、半導体の収率向上、実装密度の向上環、コスト面
、実装サイズ面等に於て多大な効果をもたらすものであ
る。
第１図は本発明に於ける半導体装置の構造を示す断面図
。第２図は従来技術に於ける半導体装置の構造を示す断
面図である。 １．１１・・・・・・半導体基板、 ２．１２・・・・・・第１配線パターン、６．１６・・
・・・・絶縁層、 ４．１４・・・・・・開口部、 ５．１５・・・・・・第２配線パターン、５−１・・・
・・・下層、 ５−２・・・・・・上層、 ６．１６・・・・・・入出力電極、 ７．１７・・・・・・最終絶縁層。 第１図、 第２図
。第２図は従来技術に於ける半導体装置の構造を示す断
面図である。 １．１１・・・・・・半導体基板、 ２．１２・・・・・・第１配線パターン、６．１６・・
・・・・絶縁層、 ４．１４・・・・・・開口部、 ５．１５・・・・・・第２配線パターン、５−１・・・
・・・下層、 ５−２・・・・・・上層、 ６．１６・・・・・・入出力電極、 ７．１７・・・・・・最終絶縁層。 第１図、 第２図
Claims (2)
- （１）素子領域上に絶縁層を介して入出力電極を形成し
て成る半導体装置に於て、該入出力電極を、少なくとも
ピッカース硬度８０以上の金属層を含んだ層構造とした
ことを特徴とする半導体装置の電極。 - （２）金属層を含んだ層構造は、上層にアルミニウム層
を配した二層構造から成ることを特徴とする特許請求の
範囲第１項記載の半導体装置の電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61246940A JPS63100740A (ja) | 1986-10-17 | 1986-10-17 | 半導体装置の電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61246940A JPS63100740A (ja) | 1986-10-17 | 1986-10-17 | 半導体装置の電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63100740A true JPS63100740A (ja) | 1988-05-02 |
Family
ID=17156004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61246940A Pending JPS63100740A (ja) | 1986-10-17 | 1986-10-17 | 半導体装置の電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63100740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555222A (ja) * | 1991-08-28 | 1993-03-05 | Nec Corp | 半導体装置 |
-
1986
- 1986-10-17 JP JP61246940A patent/JPS63100740A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555222A (ja) * | 1991-08-28 | 1993-03-05 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5556810A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating | |
| JPS62203359A (ja) | 積層型半導体装置およびその製造方法 | |
| JPH01280337A (ja) | 半導体集積回路装置 | |
| JPS63100740A (ja) | 半導体装置の電極 | |
| JP2697592B2 (ja) | 半導体装置のパッド構造 | |
| JPS5833705B2 (ja) | タソウハイセンオ ユウスルハンドウタイソウチ | |
| JPH0196943A (ja) | 半導体集積回路装置 | |
| JPH03136334A (ja) | 半導体集積回路上の外部電極構造 | |
| JPS6125215B2 (ja) | ||
| JP3263859B2 (ja) | 半導体装置 | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| JPS61239656A (ja) | 半導体装置 | |
| JP2005101186A (ja) | 積層型半導体集積回路 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JPS63237552A (ja) | 半導体装置 | |
| JPS6180836A (ja) | 多層配線を有する半導体装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JP2009043834A (ja) | 電気回路素子およびその製造方法 | |
| JPS6340347A (ja) | 半導体集積回路装置 | |
| JPH01211933A (ja) | 半導体集積回路装置 | |
| JPH02180020A (ja) | 集積回路装置 | |
| JPS60105263A (ja) | 半導体装置 | |
| JPH03165037A (ja) | 半導体装置 | |
| JPS58191449A (ja) | 多層配線構造 | |
| JPS63244628A (ja) | 表面保護膜 |