JPS6310235A - インストラクシヨンデコ−ダ - Google Patents
インストラクシヨンデコ−ダInfo
- Publication number
- JPS6310235A JPS6310235A JP61154378A JP15437886A JPS6310235A JP S6310235 A JPS6310235 A JP S6310235A JP 61154378 A JP61154378 A JP 61154378A JP 15437886 A JP15437886 A JP 15437886A JP S6310235 A JPS6310235 A JP S6310235A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- signal line
- decoding
- decoding element
- instruction set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はインストラクションデコーダに関し、特にマル
チインストラクシ舊ンセットデコーダに関するものであ
る。
チインストラクシ舊ンセットデコーダに関するものであ
る。
従来、たとえば２櫨類のインストラクシ１ンセ、）Ｘ、
Ｙに対して、それぞれ所望の信号列を生成するためには
、第２図に示すように、インストラクションセットそれ
ぞれに対し、デコードするインストラクシ嘗ン信号線り
をデコード素子入力信号線を介してデコード素子Ｄｘ、
ＤＹに入力し、そのデコード信号ａｘ、８ｙ をマル
チプレクサＭを用いて選択することにより、マルチイン
ストラクションセ、トデコーダを実現していた。
Ｙに対して、それぞれ所望の信号列を生成するためには
、第２図に示すように、インストラクションセットそれ
ぞれに対し、デコードするインストラクシ嘗ン信号線り
をデコード素子入力信号線を介してデコード素子Ｄｘ、
ＤＹに入力し、そのデコード信号ａｘ、８ｙ をマル
チプレクサＭを用いて選択することにより、マルチイン
ストラクションセ、トデコーダを実現していた。
上述した従来の構成では、インストラクションセ、トご
とにデコード素子が、必要であり、また、目的の信号列
を選択するマルチプレクサが必要であるという欠点があ
った。
とにデコード素子が、必要であり、また、目的の信号列
を選択するマルチプレクサが必要であるという欠点があ
った。
本発明のインストンクシ１ンデコーダは、デコード素子
への入力信号線とインストラクシ曹ン信号線とをスイッ
チング素子を介して接続し、このスイッチング素子を制
御して選択したイ／ストラクシ璽ン信号線をデコードす
ることにより、複数のインストラクションセットに対し
て、所望の信号列を生成する機能を有する。
への入力信号線とインストラクシ曹ン信号線とをスイッ
チング素子を介して接続し、このスイッチング素子を制
御して選択したイ／ストラクシ璽ン信号線をデコードす
ることにより、複数のインストラクションセットに対し
て、所望の信号列を生成する機能を有する。
本発明のインストラクションデコーダは、複数のインス
トラクシ嘗ンセットに対してそれぞれ所望の信号列を生
成するインストラクシ雪ンデコーダにおいて、１つのデ
コード素子にスイッチング素子とその制御回路とを付加
し、デコードするインストラクシ璽ン信号線を選択する
ことを特徴とする。
トラクシ嘗ンセットに対してそれぞれ所望の信号列を生
成するインストラクシ雪ンデコーダにおいて、１つのデ
コード素子にスイッチング素子とその制御回路とを付加
し、デコードするインストラクシ璽ン信号線を選択する
ことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すｎチャネルＦｖｌＯＳ
テクノロジを用いたマルチインストラクシ、ンセ、トデ
コーダの一部である。デコードするイ／ストラクシ璽ン
信号線を選択するためのスイッチング素子であるトラン
ジスタＴ、１．・・・５Ｔｌ）＆のソース、ドレインは
それぞれ添字に対応するイ／ストラクシ響ン信号線Ｌ１
ｙ Ｌｔ ＊ Ｌ、 、デコード素子入力信号線Ｎ
ａ 、 Ｎ ｂ に接続する。破線Ｃ，。
テクノロジを用いたマルチインストラクシ、ンセ、トデ
コーダの一部である。デコードするイ／ストラクシ璽ン
信号線を選択するためのスイッチング素子であるトラン
ジスタＴ、１．・・・５Ｔｌ）＆のソース、ドレインは
それぞれ添字に対応するイ／ストラクシ響ン信号線Ｌ１
ｙ Ｌｔ ＊ Ｌ、 、デコード素子入力信号線Ｎ
ａ 、 Ｎ ｂ に接続する。破線Ｃ，。
ｃｂ内はトランジスタの制御回路で、本実施例において
はフリップ・フロップ’＆ １ ｍ Ｆａｆｉ ｅ Ｆ
＆ ａ・・・とＦｂｔ ｔ Ｆｂｔ ｅ Ｆｂｓ Ｉ
・・・とをそれぞれ直列に接続し、クロックＫ ａ
、 Ｋ ｂに同期して保持データをシフトするシフト
レジスタで構成している。デコード素子入力信号＠Ｎａ
Ｋ接続しているフリップ・フロ、プのうち、フリ、プ
・フロップＦ’ａｔの出力を１１”、それ以外の出力を
０＃、デコード素子入力信号線Ｎｂに接続しているフリ
、プ・フロ、プのうちフリップ・７０ツブＦｂｔの出力
を”１”、それ以外の出力を′″Ｏｍとすると、トラン
ジスタＴ□＊ＴＭのみが導通し、インストラクタ１ン信
号線り、、Ｌ、とデコード素子入力信号線Ｎ ａ ｖ
Ｎ ｂはそれぞれ論理的に接続され、デコード素子りに
おいて、インストックシ璽ン信号ｍＬ１．Ｌｔをデコー
ドできる。またフリ、プ・フロ、プＦ□＊”ｂｊの出力
のみを″１′″、それ以外のフリ、プ・フロップの出力
を′ｍＯ”とすると同様にインストラクション信号線Ｌ
ｌ、 Ｌ、をデコード素子りにおいてデコードできる。
はフリップ・フロップ’＆ １ ｍ Ｆａｆｉ ｅ Ｆ
＆ ａ・・・とＦｂｔ ｔ Ｆｂｔ ｅ Ｆｂｓ Ｉ
・・・とをそれぞれ直列に接続し、クロックＫ ａ
、 Ｋ ｂに同期して保持データをシフトするシフト
レジスタで構成している。デコード素子入力信号＠Ｎａ
Ｋ接続しているフリップ・フロ、プのうち、フリ、プ
・フロップＦ’ａｔの出力を１１”、それ以外の出力を
０＃、デコード素子入力信号線Ｎｂに接続しているフリ
、プ・フロ、プのうちフリップ・７０ツブＦｂｔの出力
を”１”、それ以外の出力を′″Ｏｍとすると、トラン
ジスタＴ□＊ＴＭのみが導通し、インストラクタ１ン信
号線り、、Ｌ、とデコード素子入力信号線Ｎ ａ ｖ
Ｎ ｂはそれぞれ論理的に接続され、デコード素子りに
おいて、インストックシ璽ン信号ｍＬ１．Ｌｔをデコー
ドできる。またフリ、プ・フロ、プＦ□＊”ｂｊの出力
のみを″１′″、それ以外のフリ、プ・フロップの出力
を′ｍＯ”とすると同様にインストラクション信号線Ｌ
ｌ、 Ｌ、をデコード素子りにおいてデコードできる。
なおスイッチング素子はすべてのデコード素子入力信号
線とすべてのインストラクタ１ン信号線のそれぞれに接
続してもよいし、あるいはその一部のみに使用してもよ
い。
線とすべてのインストラクタ１ン信号線のそれぞれに接
続してもよいし、あるいはその一部のみに使用してもよ
い。
以上説明したように１本発明によればただ１つのデコー
ド素子に、スイッチング素子とその制御回路を付加する
ことにより、デコードするインストラクシ■ン信号線を
可変にすることができ、マルチインストラクションセッ
トデコーダを構成することが可能となる。
ド素子に、スイッチング素子とその制御回路を付加する
ことにより、デコードするインストラクシ■ン信号線を
可変にすることができ、マルチインストラクションセッ
トデコーダを構成することが可能となる。
また、スイッチング素子の並びに規則性があるため、レ
イアウト設計が容易となる効果がある。
イアウト設計が容易となる効果がある。
なお、実施例ではｎＭＯ８テクノロジを例としスイッチ
ング素子としてｎＭＯ８）ランジスタを用いたが、本発
明は他のテクノロジでも実ｍａＩ能である。
ング素子としてｎＭＯ８）ランジスタを用いたが、本発
明は他のテクノロジでも実ｍａＩ能である。
第１図は本発明の一実施例を示すマルチインストラクシ
ョンセットデコーダの回路図、第２図は従来のマルチイ
ンストラクションセットデコーダの回路図である。 Ｌ、 、Ｌ、 、Ｌ、 、Ｌ、 、Ｌ、 、Ｌ・−
−−−−インストラクシ曹ン信号線、Ｎｓ、Ｎｂ、Ｎｘ
、ＮＹ・・・・・・デコード素子入力信号線、Ｔ、、
、Ｔ、、Ｔ、、 、Ｔｂ１．Ｔｂ、 ｔＴｂｓ・・・・
・・トランジスタ、ｐａｔ ｅＦｔｌｌ ｓＦ＆ａ ｅ
Ｆｔｌｌ ５１１ｉ′ｂ！ ５Ｐｂ３ ””・・・フリ
、プ・フロ、プ、Ｃ，，Ｃｂ・・・・・・シフトレジス
タ、Ｋ、、Ｋｂ 、−、、、、シフト同期信号、Ｄ ｅ
Ｄ Ｘ ｔ Ｄ Ｙ・・・・・・デコード素子、Ｍ・
・・・・・マルチプレクサ、ＳＸ。 ａｙ・・・・・・デコード信号線。 代理人 弁理士 内 原 晋、パフ≧
さ ／′ めＺ ゴ
ョンセットデコーダの回路図、第２図は従来のマルチイ
ンストラクションセットデコーダの回路図である。 Ｌ、 、Ｌ、 、Ｌ、 、Ｌ、 、Ｌ、 、Ｌ・−
−−−−インストラクシ曹ン信号線、Ｎｓ、Ｎｂ、Ｎｘ
、ＮＹ・・・・・・デコード素子入力信号線、Ｔ、、
、Ｔ、、Ｔ、、 、Ｔｂ１．Ｔｂ、 ｔＴｂｓ・・・・
・・トランジスタ、ｐａｔ ｅＦｔｌｌ ｓＦ＆ａ ｅ
Ｆｔｌｌ ５１１ｉ′ｂ！ ５Ｐｂ３ ””・・・フリ
、プ・フロ、プ、Ｃ，，Ｃｂ・・・・・・シフトレジス
タ、Ｋ、、Ｋｂ 、−、、、、シフト同期信号、Ｄ ｅ
Ｄ Ｘ ｔ Ｄ Ｙ・・・・・・デコード素子、Ｍ・
・・・・・マルチプレクサ、ＳＸ。 ａｙ・・・・・・デコード信号線。 代理人 弁理士 内 原 晋、パフ≧
さ ／′ めＺ ゴ
Claims (1)
- 複数のインストラクションセットに対してそれぞれ所望
の信号列を生成するインストラクションデコーダにおい
て、１つのデコード素子にスイッチング素子とその制御
回路とを付加し、デコードするインストラクション信号
線を選択することを特徴とするインストラクションデコ
ーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61154378A JPS6310235A (ja) | 1986-06-30 | 1986-06-30 | インストラクシヨンデコ−ダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61154378A JPS6310235A (ja) | 1986-06-30 | 1986-06-30 | インストラクシヨンデコ−ダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6310235A true JPS6310235A (ja) | 1988-01-16 |
Family
ID=15582841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61154378A Pending JPS6310235A (ja) | 1986-06-30 | 1986-06-30 | インストラクシヨンデコ−ダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6310235A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03249342A (ja) * | 1990-02-28 | 1991-11-07 | Mitsubishi Motors Corp | 混合燃料エンジン用燃料供給装置 |
| US5435903A (en) * | 1989-10-12 | 1995-07-25 | Mitsubishi Rayon Company, Ltd. | Process for the electrodeposition of an amorphous cobalt-iron-phosphorus alloy |
| US5484494A (en) * | 1992-05-14 | 1996-01-16 | Mitsubishi Rayon Company, Inc. | Amorphous alloy and method for its production |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS542640A (en) * | 1977-06-08 | 1979-01-10 | Hitachi Ltd | Allocating circuit for microprogram address |
-
1986
- 1986-06-30 JP JP61154378A patent/JPS6310235A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS542640A (en) * | 1977-06-08 | 1979-01-10 | Hitachi Ltd | Allocating circuit for microprogram address |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5435903A (en) * | 1989-10-12 | 1995-07-25 | Mitsubishi Rayon Company, Ltd. | Process for the electrodeposition of an amorphous cobalt-iron-phosphorus alloy |
| JPH03249342A (ja) * | 1990-02-28 | 1991-11-07 | Mitsubishi Motors Corp | 混合燃料エンジン用燃料供給装置 |
| US5484494A (en) * | 1992-05-14 | 1996-01-16 | Mitsubishi Rayon Company, Inc. | Amorphous alloy and method for its production |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01155711A (ja) | 論理回路 | |
| TW200502914A (en) | Display control circuit and display driving circuit | |
| JPS6310235A (ja) | インストラクシヨンデコ−ダ | |
| US3934132A (en) | Shift network for dual width operands | |
| CN102087825A (zh) | 源极驱动器 | |
| JPS58124325A (ja) | 可変遅延段数シフト・レジスタ | |
| KR850006118A (ko) | 직·병렬 변환 회로와 그것을 사용한 표시 구동 장치 | |
| JPS62223900A (ja) | 可変遅延段数シフトレジスタ | |
| JPS60201795A (ja) | Ｍｏｓデイジタル空間スイツチ回路 | |
| JPS63128818A (ja) | 多重変換回路 | |
| KR880008564A (ko) | 병렬 데이타 포트 선택 방법 및 장치 | |
| JPH01217278A (ja) | 集積回路 | |
| RU93027526A (ru) | Устройство контроля сдвига фаз двух последовательностей парафазных сигналов | |
| JPH05235770A (ja) | Ｄ／ａ変換装置 | |
| JPS6288031A (ja) | レジスタフアイル方式 | |
| US4346455A (en) | Crossover junction for magnetic bubble domain circuits | |
| JPH01300341A (ja) | 情報処理装置 | |
| SU798847A1 (ru) | Адаптивное многоканальное резервиро-BAHHOE уСТРОйСТВО | |
| JPS60134623A (ja) | １相式スタテイツク型ｄフリツプフロツプ回路 | |
| JPS6094528A (ja) | マトリクススイツチ拡張方式 | |
| JPS63208942A (ja) | マイクロプログラムメモリ回路 | |
| JPH04207411A (ja) | 選択回路 | |
| JPS62135918A (ja) | 複合パソコン | |
| JPH02165744A (ja) | データ時分割処理装置 | |
| JPH0435408A (ja) | 遅延回路 |