JPS6310536Y2 - - Google Patents
Info
- Publication number
- JPS6310536Y2 JPS6310536Y2 JP9274983U JP9274983U JPS6310536Y2 JP S6310536 Y2 JPS6310536 Y2 JP S6310536Y2 JP 9274983 U JP9274983 U JP 9274983U JP 9274983 U JP9274983 U JP 9274983U JP S6310536 Y2 JPS6310536 Y2 JP S6310536Y2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- flip
- output
- input
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000000819 phase cycle Methods 0.000 claims description 7
- 229910001219 R-phase Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000018199 S phase Effects 0.000 description 2
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【考案の詳細な説明】
本考案は相順検出回路に関する。相順の検出器
として従来より回転式の検相器があるが、これは
ハード的な回路中に相順を確認するような回路と
して組込むようなことは不可能であり、又、さら
に小型化できない。
として従来より回転式の検相器があるが、これは
ハード的な回路中に相順を確認するような回路と
して組込むようなことは不可能であり、又、さら
に小型化できない。
本考案は三相電気装置の現地調整等に手軽に使
用できるような小型で安価でしかも、相順の確認
回路として他の回路中にも組込める相順検出回路
の提供を目的とする。
用できるような小型で安価でしかも、相順の確認
回路として他の回路中にも組込める相順検出回路
の提供を目的とする。
第１図は本考案による相順検出器の回路構成図
である。図中、F1〜F3はRSフリツプフロツプ、
F4はJKフリツプフロツプ、ORはオアー素子、
ANDはアンド素子、（但し、後記のバツフアが
PNP型トランジスタで構成されるときはナンド
素子とする。）、Ｂはトランジスタ等で入力信号を
増巾して出力するバツフア、Ｌは発光ダイオー
ド、D1〜D6はダイオード、I1〜I3はインバータ、
C1〜C4はコンデンサ、R1〜R13は抵抗である。こ
のような回路構成に於て、抵抗R1〜R3の入力側
にそれぞれ三相電源RSTを接続する。そして、
Ｒ相、Ｓ相、Ｔ相が図示のように正しい相順で入
力されると、発光ダイオードＬに60Hzの電源が流
れて点灯し、逆にＲ相、Ｓ相、Ｔ相の相順が逆相
で入力されると、発光ダイオードＬには電流が流
れないため点灯しない。この結果よりRSTが正
相順か逆相順かを判別できるようにしたものであ
る。以下第２図を参照して第１図の動作を説明す
る。まず、第１図の回路に三相電源が接続される
と、ダイオードD4〜D6で整流され、直流電圧
Vccが得られ（C4はリツプルをとるためのもの）
発光ダイオードＬのアノード側に印加される。
又、一方、各相の電圧はダイオードD1〜D3でそ
れぞれ半波整流され、RSフリツプフロツプF1〜
F3のセツト入力端子Ｓ、及びインバータI1〜I3を
介してリセツト入力端子Ｒに入力される。（ここ
で、C1〜C3，R10〜R12はノイズとりのために挿
入されているものである）したがつて、図示のよ
うに正相順で三相電源に接続された場合は、フリ
ツプフロツプF1〜F3の出力端子Ｑからの出力は
それぞれ第２図イ〜ハに示す波形となる。又、
JKフリツプフロツプF4はフリツプフロツプF1の
出力が負論理でリセツト入力端子に入力されたと
き、すなわち、低電位“Ｌ”が印加されている期
間リセツトされるため第２図ニに示すような期間
でリセツトされる。このような条件のものとで、
JKフリツプフロツプF4のクロツク入力端子Ｃに
フリツプフロツプF2，F3の出力がオアー素子OR
を介して入力される。したがつてF2の出力の立
上り時点でF4は反転して“Ｈ”出力を出すが他
方、F3の出力の立上り時点ではJKフリツプフロ
ツプF4のＲ端子に低電位“Ｌ”が印加されてい
るため、Ｃ端子にF3の出力が入力されてもフリ
ツプフロツプF4は反転しないため、フリツプフ
ロツプF4の出力は“Ｌ”のままとなる。したが
つて、F4の出力は第２図ホの波形となる。
である。図中、F1〜F3はRSフリツプフロツプ、
F4はJKフリツプフロツプ、ORはオアー素子、
ANDはアンド素子、（但し、後記のバツフアが
PNP型トランジスタで構成されるときはナンド
素子とする。）、Ｂはトランジスタ等で入力信号を
増巾して出力するバツフア、Ｌは発光ダイオー
ド、D1〜D6はダイオード、I1〜I3はインバータ、
C1〜C4はコンデンサ、R1〜R13は抵抗である。こ
のような回路構成に於て、抵抗R1〜R3の入力側
にそれぞれ三相電源RSTを接続する。そして、
Ｒ相、Ｓ相、Ｔ相が図示のように正しい相順で入
力されると、発光ダイオードＬに60Hzの電源が流
れて点灯し、逆にＲ相、Ｓ相、Ｔ相の相順が逆相
で入力されると、発光ダイオードＬには電流が流
れないため点灯しない。この結果よりRSTが正
相順か逆相順かを判別できるようにしたものであ
る。以下第２図を参照して第１図の動作を説明す
る。まず、第１図の回路に三相電源が接続される
と、ダイオードD4〜D6で整流され、直流電圧
Vccが得られ（C4はリツプルをとるためのもの）
発光ダイオードＬのアノード側に印加される。
又、一方、各相の電圧はダイオードD1〜D3でそ
れぞれ半波整流され、RSフリツプフロツプF1〜
F3のセツト入力端子Ｓ、及びインバータI1〜I3を
介してリセツト入力端子Ｒに入力される。（ここ
で、C1〜C3，R10〜R12はノイズとりのために挿
入されているものである）したがつて、図示のよ
うに正相順で三相電源に接続された場合は、フリ
ツプフロツプF1〜F3の出力端子Ｑからの出力は
それぞれ第２図イ〜ハに示す波形となる。又、
JKフリツプフロツプF4はフリツプフロツプF1の
出力が負論理でリセツト入力端子に入力されたと
き、すなわち、低電位“Ｌ”が印加されている期
間リセツトされるため第２図ニに示すような期間
でリセツトされる。このような条件のものとで、
JKフリツプフロツプF4のクロツク入力端子Ｃに
フリツプフロツプF2，F3の出力がオアー素子OR
を介して入力される。したがつてF2の出力の立
上り時点でF4は反転して“Ｈ”出力を出すが他
方、F3の出力の立上り時点ではJKフリツプフロ
ツプF4のＲ端子に低電位“Ｌ”が印加されてい
るため、Ｃ端子にF3の出力が入力されてもフリ
ツプフロツプF4は反転しないため、フリツプフ
ロツプF4の出力は“Ｌ”のままとなる。したが
つて、F4の出力は第２図ホの波形となる。
この結果、アンド素子ANDの出力は正相入力
の場合は第２図ヘのような電流バツフアＢを介し
て、発光ダイオードＬに流せしめることとなる。
一方、逆相の状態で入力された場合はF4の出力
“Ｈ”とF3の出力“Ｈ”とが重なる時点がないた
め、第２図トのように発光ダイオードＬには全く
電流が流れないこととなる。したがつて、正相相
入力の場合は60Hzの電流で発光ダイオードＬが点
灯するが、逆相入力の場合は全く点灯しないこと
から相順の検出が可能となる。
の場合は第２図ヘのような電流バツフアＢを介し
て、発光ダイオードＬに流せしめることとなる。
一方、逆相の状態で入力された場合はF4の出力
“Ｈ”とF3の出力“Ｈ”とが重なる時点がないた
め、第２図トのように発光ダイオードＬには全く
電流が流れないこととなる。したがつて、正相相
入力の場合は60Hzの電流で発光ダイオードＬが点
灯するが、逆相入力の場合は全く点灯しないこと
から相順の検出が可能となる。
以上の実施例では発光ダイオードを点灯させて
検出する場合を示したが、他の回路に本回路を組
込む場合は、他の回路で60Hz波形の有無を相順検
出波形として使用するようにすればよい。したが
つて、本考案により、小型且つ安価で、しかも、
他回路中にも組み込める相順検出回路が得られる
こととなる。
検出する場合を示したが、他の回路に本回路を組
込む場合は、他の回路で60Hz波形の有無を相順検
出波形として使用するようにすればよい。したが
つて、本考案により、小型且つ安価で、しかも、
他回路中にも組み込める相順検出回路が得られる
こととなる。
第１図は本考案による相順検出回路の実施例の
回路構成図、第２図は第１図の動作説明用の波形
図である。
回路構成図、第２図は第１図の動作説明用の波形
図である。
Claims (1)
- 三相交流電圧をそれぞれ各相毎に入力する整流
素子D1，D2，D3；それぞれ前記該当相の整流素
子の出力をセツト入力端子Ｓに入力するとともに
同じ整流素子の出力をインバータＩを介してリセ
ツト入力端子Ｒに入力する、各相毎に設けたＲ・
ＳフリツプフロツプF1，F2，F3；前記三個の
Ｒ・Ｓフリツプフロツプ中の第２相目と第３相目
用のフリツプフロツプF2，F3のセツト出力を入
力するオアー素子OR；前記オアー素子ORの出
力をクロツク入力端子Ｃに入力するとともに前記
Ｒ相用のRSフリツプフロツプF1の出力を負論理
でリセツト入力端子Ｒに入力するJKフリツプフ
ロツプF4；前記JKフリツプフロツプF4の出力及
び前記Ｓ相用のRSフリツプフロツプF2の出力を
入力するアンド素子AND又はナンド素子；で構
成した相順検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9274983U JPS60566U (ja) | 1983-06-15 | 1983-06-15 | 相順検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9274983U JPS60566U (ja) | 1983-06-15 | 1983-06-15 | 相順検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60566U JPS60566U (ja) | 1985-01-05 |
| JPS6310536Y2 true JPS6310536Y2 (ja) | 1988-03-29 |
Family
ID=30223115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9274983U Granted JPS60566U (ja) | 1983-06-15 | 1983-06-15 | 相順検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60566U (ja) |
-
1983
- 1983-06-15 JP JP9274983U patent/JPS60566U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60566U (ja) | 1985-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3636541A (en) | Loss of phase detector for a polyphase power system | |
| JPS63190557A (ja) | 電源装置 | |
| JPS5849108B2 (ja) | デンゲンソウチ | |
| JPH0514231B2 (ja) | ||
| JPS612411A (ja) | フオトアイソレ−シヨン回路 | |
| JPS6135593U (ja) | インバ−タ装置 | |
| JPS62284Y2 (ja) | ||
| JPH0827319B2 (ja) | 反相検出回路 | |
| JPS5819544U (ja) | 交流式電子スイツチ | |
| JPH06101935B2 (ja) | 電流形インバータの入力電圧演算回路 | |
| JPS619798U (ja) | 二線式三路スイツチ装置 | |
| JPS5968031A (ja) | デジタル入力回路 | |
| JPS5939834Y2 (ja) | 整流回路 | |
| JPH0435714Y2 (ja) | ||
| JPS5956986U (ja) | 単相・三相共用電源装置 | |
| JPS6367300B2 (ja) | ||
| JPS6143725U (ja) | 電源異常検出回路 | |
| JPH0547074B2 (ja) | ||
| JPS6044439U (ja) | 停電検出回路 | |
| JPS607225A (ja) | トランジスタインバ−タのベ−スドライブ回路 | |
| JPH10267968A (ja) | 交流電源電圧検出方法及び三相交流電源検出回路 | |
| JPS60566U (ja) | 相順検出回路 | |
| JPH0993939A (ja) | 整流平滑回路 | |
| JPS6186807A (ja) | プログラマブルコントロ−ラの入力回路 | |
| JPS62284477A (ja) | デイジタル入力回路 |