JPS63107399A - 時分割スイツチ保持メモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は時分割スイッチの開閉制御を行う保持メモリの
制御方式に関するものである。

（従来の技術） 時分割スイッチ保持メモリでは、時分割スイッチを制御
する為の定常的動作である読み出し動作、外部装置から
時分割スイッチ保持メモリの内容を変更する為の書込み
動作、及び時分割スイッチの動作を確認する為に外部装
置より時分割スイッチ保持メモリの内容を読む、読み出
し動作の動作サイクルが必要である。

（発明が解決しようとする問題点） 従来の時分割スイッチ保持メモリ制御方式は、外部装置
からの書込みまたは読み出しを即時的に可能とする為、
外部装置からの保持メモリに対する潜込みおよび読み出
し時間を、外部装置からの、１）込みまたは読み出し指
示の打無に関わらず、定常的な動作である読み出し動作
と交互に割り当て１いる。この為、時分割スイッチでの
交換単位である１タイムスロツトの伝送時間内に読み出
し、及び読み出しまたは書込み動作を行わねばならず、
動作サイクルタイムが１タイムスロット伝送時間の１７
２以下であるような高速動作が可能なメモリ素子を用い
なけらばならない。

本発明の目的は、上記のような従来の時分割スイッチ保
持メモリ制御方式を変更することにより、低速動作のメ
モリ素子を用いることを可能とし、経済化を図ることで
ある。

（問題点を解決するための手段） 本発明は外部装置から時分割スイッチ保持メモリへの書
込み、読み出し指示があった場合、一度その指示内容を
レジスタへ格納し、時分割ハイウェイのフレーム情報が
周期的に送られてくる単位時間の先頭または末尾にあり
、時分割スイッチ制御としての定常的動作である保持メ
モリからの読み出し動作も不要なフレーム同期ビットへ
割り当てられた時間に、レジスタ内の書込みまたは読み
出し指示、アドレス及びデータにしたがって該当アドレ
スに対し書込み、または読み出し動作を行うことを特徴
とする。

（実施例） 第１図は、本発明の実施例の構成を説明する図である。

同図において、■は、時分割スイッチ保持メモリである
。Ｉ２は、時分割スイッチ保持メモリのアドレスを順次
指定するカウンタである。１３は、外部装置である。Ｉ
４は、外部装置からの書込みまたは読み出し指示を保持
するレジスタである。１５は、外部装置からの指示に伴
うアドレスを保持するレジスタである。１６は、外部装
置からの指示に伴うデータを保持するレジスタである。

１７は、フレーム同町ビットへ割り当てられた時間を示
す信号タイミング線である。１８は、外部装置からの指
示線である。１９は、外部装置からの指示に伴うアドレ
ス線である。２０は、外部装置からの指示に伴うデータ
線である。２Ｉは、時分割スイッチである。２２は、定
常的にはカウンタ１２の値を出力し、外部装置１３から
の指示があり、なおかつタイミング線１７に人力がある
と、アドレスを保持するレジスタ１５の値を出力するセ
レクタである。

時分割スイッチの開閉制御を行う保持メモリ１１では、
指示線１Ｂに、外部装置１３からの書込みまたは読み出
し指示がない場合は、時分割スイッチに対する定常動作
として、カウンタ１２により保持メモリ１１の内容を順
次読み出し時分割スイッチ２１を制御している。

次に、指示ｔ＆１８に、外部装置１３からの書込みまた
は読み出し指示があった場合は、外部装置１３からの書
込みまたは読み出し指示は、指示保持レジスタ１４へ格
納し、指示に伴うアドレスは、アドレス保持レジスタ１
５へ格納する。また、指示に伴うデータは、データ保持
レジスタ１６へ格納する。

その後、時分割ハイウェイのフレームの先頭または末尾
にあり時分割スイッチ制御としての定常的動作である、
時分割スイッチ保持メモリからの読み出し動作も不要な
、タイミング線１７で示されるフレーム同期ビット信号
へ割り当てられた時間に、指示保持レジスタ１４に格納
されている外部装置１３からの書込み又は読み出し指示
を、アドレス保持レジスタ１５の値と、データ保持レジ
スタ１６の埴にしたがって実行させる。

このように、時分割スイッチの開閉制御を行う保持メモ
リに対する読み出し動作が不要な、時分割ハイウェイの
フレーム同期ビット信号へ割り当てられた時間にのみ、
外部装置からの占込みまたは読み出し指示に対する動作
を実行させる方式とすると、１タイムスロツトの間に２
度保持メモリに対する動作時間を割り当てる従来の方式
に比へ、１タイムスロツトの間には、１回の動作時間割
り当てでよく、低速動作のメモリ素子の使用が可能とな
る。

第２図は、時分割スイッチ保持メモリに対する動作時間
割り当ての差異を従来方式と比較した図である。ｌは、
従来方式での時分割スイッチ保持メモリに対する動作時
間割り当てである。２は、本発明での時分割スイッチ保
持メモリに対する動作時間割り当てである。Ｒ，Ｗ／Ｒ
は、そわぞれ読み出し、Ｊ）込みまたは読み出しを示す
。３は、時分割ハイウェイ内のタイムスロット伝送時間
である。４は、時分割ハイウェイ内のフレーム同期ビッ
トへ割り当てられた時間である。５は、外部装置からの
書込みまたは読み出し指示である。

両方式とも、時分割スイッチ保持メモリに対する定常的
動作である、カウンタ出力にしたがった読み出し動作時
間は各タイムスロットに必要であるが、従来方式１の動
作時間割り当てでは、外部装置からの指示５による書込
み、または読み出し時間も各タイムスロットに割り当て
る為、時分割ハイウェイ内のタイムスロット３の各１タ
イムスロツト内に保持メモリに対する動作が２度可能で
ある必要がある。

本発明の方式で２の動作時間割り当てでは、外部装置か
らの指示５の要求を一度保持レジスタへ格納し、保持メ
モリでの定常的読み出し動作が不要なフレーム同期ビッ
トへ割り当てられた時間４に、保持メモリに対する動作
時間を割り当てる方式である為、１タイムスロツト内で
は書込みまたは読み出しのどちらか一回の動作が可能で
あればよく低速メモリ素子の使用が可能となり、経済化
を図ることができる。

（発明の効果） 以上説明したように、本発明の方式を用いると時分割ス
イッチの開閉制御を行う保持メモリに用いるメモリ素子
を２従来力式のものに比べ約半分の動作速度のものでも
使用可能となる。このため、時分割スイッチの開閉制御
を行う保持メモリの経済化を図ることが出来る。

【図面の簡単な説明】

第１図は本発明の構成図、第２図は保持メモリに対する
割り当て時間の差異を従来方式と比較する図である。 １１；時分割スイッチ保持メモリ、 １２；カウンタ、１３：外部装置、目；レジスタ、１５
；　レジスタ、１６．レジスタ、 ２１：時分割スイッチ、２２：セレクタ。

Claims (1)

1. 【特許請求の範囲】 時分割スイッチの開閉制御を行う保持メモリに対して、
   保持メモリからの読み出しアドレスを順次出力するカウ
   ンタと、時分割スイッチ以外の外部装置から指定された
   保持メモリのアドレス、データ及び読み出しまたは書込
   み指示を保持する各レジスタと、レジスタの内容を保持
   メモリに対するアドレス、データ及び読み出しまたは書
   込み指示として入力し、保持メモリへの書込み、または
   保持メモリからの読み出し動作を行う回路とを有し、 外部装置からの読み出しまたは書込み指示を時分割ハイ
   ウェイのフレーム同期ビット信号へ割り当てられた時間
   にのみ実行し、保持メモリへの書込み、または保持メモ
   リからの読み出しを行うことを特徴とする時分割スイッ
   チ保持メモリ制御方式。