JPS6310929A - Ｐｃｍ端局装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、例えば交換局間のデータ伝送用として使用さ
れるＰＣＭ端局装置の改良に関する。

（従来の技術） 近年、情報の多様化や伝送情報量の増大に伴い種々の通
信システムが開発されているが、その中に例えば電話通
信やファクシミリ通信を行なうシステムの一つとして第
３図に示す如きものが知られている。このシステムは、
複数の端末装置１が接続された交換血２と、同じく複数
の端末装置１がそれぞれ接続された複数の交換機３１〜
３ｍとの間を、各交換機２．３１〜３ｍ毎に設けたＰ　
ＣＭ端局装置４，５１〜５ｍを介して接続したもので、
ＰＣＭ端局装置４と他の各Ｐ　ＣＭ　Ｐａ　８　装置５
１〜５ｍとの間のデータ伝送は、第４図（ａ）、（ｂ）
に示す如く複数のチャネル（例えば２４チヤネル）を時
分割多重化してその先頭にフレーム周期信号を付加して
１フレームとし、さらにこのような複数のフレーム（例
えば１２フレーム〉を時分割多重化して１マルチフレー
ムとして行なっている。

ところでこの種のシステムにおいて、一方のＰＣＭ端局
装置４を親局とし、他方の各ＰＣＭ端局装置５１〜５ｍ
を子局としてデータ伝送を行なう場合、子局となる各Ｐ
ＣＭ端局装置５１〜５ｍは自身に基準クロック発生源を
有していないため、親局のＰＣＭ端局装置４から到来す
る受信データからフレーム周期信号およびクロック信号
を再生して送信データを作成し、かつこの送信データの
位相を上記受信データに合わせる心数がある。そこで、
従来では例えば送信データのバッファを設けてこのバッ
ファにより送受間の位相合わせを行なっている。第５図
はその構成の一例を示すもので、送信チャネルデータＴ
Ｃは多重化回路６１でフレーム同期パルス発生回路６２
から発生される送信フレーム同期パルスと多重化された
のちバッファとしてのＲＡＭ６３に供給される。尚、上
記送信フレーム同期パルスは、親局から送られる受信デ
ータＲＤのクロック信号から生成した送信マルチフレー
ムパルスＴＭＳをもとに作成される。

さて、上記ＲＡＭ６３に供給された送信データＴＤは、
上記送信マルチフレームパルスＴＭＳと受信クロック再
生回路６８で受信データＴＤから再生されたクロック信
号ＣＬＫとをもとに書込みアドレスカウンタ６４から発
生される書込みアドレスによりＲＡＭ６３に書込まれる
。一方ＲＡＭ６３に書込まれた送信データは、受信同期
回路６７で受信データＲＤから抽出された受信マルチフ
レームパルスＲＭＳと受信クロック再生回路６８で再生
された上記クロック信号ＣＬＫとをもとに読出しアドレ
スカウンタ６５から発生された読出しアドレスによりＲ
ＡＭ６３から読出される。

尚、上記書込みおよび読出しアドレスは、マルチプレク
サ６６により例えば送信データＴＤの１／２ビット周期
で交互に選択されてＲＡＭ６３に供給される。しかして
、ＲＡＭ６３からは受信データ　ＲＤに位相が一致した
送信データＴＤが出力され、これにより親局と子局との
間の送受信データの位相合わせがなされる。

ところが、このような従来の端局装置は受信データＲＤ
に対する送信データＴＤの位相合わせをバッファを用い
て行なっているため、バッファとして少なくとも１マル
チフレ一ム分の送信データを記憶可能な容量を有するＲ
ＡＭ６３と、このＲＡＭ６３に対し書込みアドレスおよ
び読出しアドレスを発生する回路と、これらの回路から
発生された書込みアドレスおよび読出しアドレスの供給
タイミングを指定する回路等が必要となるため、装置の
回路構成の複雑化や大形化を招く欠点があった。また、
送信データの伝送速度によってはＲＡＭ６３の書込みお
よび読出し動作がデータ速度に追従できず、適用できな
くなることがあった。

（発明が解決しようとする問題点） 以上のように従来のＰ　ＣＭ端局装置は、送受信データ
間の位相合わぜをバッファにより行なっているために装
置の構成の複雑化や大形化を招き、また高速のデータ伝
送には適さないという問題点を有するもので、本発明は
この点に着目し、回路構成の簡単化および小形化を図り
、かつ高速のデータ伝送に十分適応し得るＰＣＭ端局装
置を提供しようとするものである。

［発明の構成］ （問題点を解決するための手段） 本発明は、親局として動作する他のＰＣＭ端局装置の送
信データを導入しこの送信データのフレーム周期信号を
抽出するフレーム周期信号抽出回路と、上記他のＰＣＭ
端局装置の送信データからクロック信号を再生するタロ
ツク再生回路と、送信フレーム周期信号発生回路とを設
け、この送信フレーム周期信号発生回路により、上記フ
レーム周期信号抽出回路で得られたフレーム周期信号が
入力される毎に計数値をリセットして上記クロック再生
回路からのクロック信号を計数し、その計数値が１送信
フレーム長に相当する値になった時点で送信フレーム周
期信号を発生し、この送信フレーム周期信号を多重化回
路で送信チャネルデータと時分割多重化して送出するよ
うにしたちのである。

（作用） この結果、送信フレーム周期信号は受信データのフレー
ム周期信号から作成されるので、この送信フレーム周期
信号を送信チャネルデータと多重化した送信データは受
信データと位相が一致したものとなり、これにより送信
データのバッファは不要になる。したがって、大容量の
バッファメモリやその書込みおよび読出しアドレスの発
生回路、タイミング発生回路等のバッファのための回路
は全く必要がなくなり、その弁装置の回路構成は簡単か
つ小形化される。また、バッファメモリへの送信データ
の書込みおよび読出しを行なわないので、高速のデータ
伝送にも十分に対応することができる。

（実施例） 第１図は、本発明の一実施例におけるＰＣＭ端局装置の
位相合わせ回路の構成を示すものである。尚、同図にお
いて前記第５図と同一部分には同一符号を付して説明を
行なう。

親局から送られた受信データＲＤは受信同期回路６７お
よび受信クロック再生回路６８に導入され、これらの回
路６７．６８でそれぞれ受信マルチフレームパルスＲＭ
ＳおよびりＯツク信号ＣＬＫが抽出および再生される。

そして、これらの受信マルチフレームパルスＲＭＳおよ
びクロック信号ＣＬＫはそれぞれ送信マルチフレームカ
ウンタ６９に供給される。この送信マルチフレームカウ
ンタ６９は、上記受信マルチフレームパルスＲＭＳが供
給される毎に計数値をリセットしてクロック信号ＣＬＫ
の計数を開始するもので、計数値が１送信マルチフレー
ム長に相当する値になった時点でパルス信号を発生し、
このパルス信号を送信マルチフレームパルスＴＭＳとし
てフレーム同期パルス発生回路６２に供給する。フレー
ム同期パルス発生回路６２は、上記送信マルチフレーム
パルスＴＭＳを分周する等してフレーム同期パルスＴＦ
Ｓを作成する。このフレーム同期パルスＴＦＳが供給さ
れる多重化回路６１は、送信チャネルデータＴＣと上記
フレーム同期パルスとを多重化し、その多重化出力を送
信データＴＤとして出力する。

このような構成であるから、親局から受信データＲＤが
到来すると、受信同期回路６７および受信クロック再生
回路６８によりそれぞれ上記受信データＲＤから例えば
第２図に示す如く受信マルチフレームパルスＲＭＳおよ
びクロック信号ＣＬＫが抽出および再生される。そうす
ると、送信マルチフレームカウンタ６９は、上記受信マ
ルチフレームパルスＲＭＳが供給される毎に計数値をリ
セットしてクロック信号ＣＬＫの計数を行ない、その計
数値が１送信マルチフレーム長に相当する値になった時
点でパルス信号を発生する。しかして、第２図に示す如
く受信マルチフレームパルスＲＭＳと位相が一致した送
信マルチフレームパルスＴＭＳが得られる。この送信マ
ルチフレームパルスＴＭＳが得られるとフレーム同期パ
ルス発生回路６２は、上記送信マルチフレームパルスＴ
〜１Ｓに同期して第２図に示す如くフレーム同期パルス
ＴＦＳを作成し、このフレーム同期パルスＴＦＳを多重
化回路６１に供給する。この結果多重化回路６１では、
送信チャネルデータＴＣと上記フレーム同期パルスＴＦ
Ｓとが多重化されて送信データＴＤが作成される。この
送信データＴＤは、送信チャネルデータＴＣに、上記し
たように受信マルチフレームパルスＲＭＳと位相が等し
いフレーム同期パルスＴＭＳを多重化したものであるた
め、受信データＲＤと位相が一致したものとなる。

このように本実施例であれば、受信データＲＤの受信マ
ルチフレームパルスＲＭＳから送信フレーム同期パルス
ＴＦＳを生成し、このフレーム同期パルスＴＦＳを送信
チャネルデータＴＣと多重化したので、送信データＴＤ
は受信データＲＤに同期して作成されたことになり、こ
れにより送信データＴＤの位相を受信データＲＤの位相
と一致させることができる。また、位相合わせに使用す
る回路は受信データから送信フレーム周期信号ＴＦＳを
生成する回路だけでよくなり、ＲＡＭ６３やその書込み
および読出し回路、タイミング回路等を必要とした従来
の回路に比べて、構成を大幅に簡単化しかつ°小形にす
ることができる。ざらに、送信データの書込みや読出し
等を必要としないので高速度のデータでも十分に取扱う
ことができ、適用範囲を拡大することができる。

尚、本発明は上記実施例に限定されるものではない。例
えば、上記実施例では親局と子局との間でデータ伝送を
行なうシステムにおいて子局の装置で位相合わせを行な
う場合について説明したが、親局に複数のＰＣＭ端局装
置が設置され、このうちの一つが実質的な親局となって
他の装置がこの親局の装置の送信データに位相を一致さ
せた状態で送信を行なう場合に適用してもよい。このよ
うにすれば、親局内の各ＰＣＭ端局装置は互いに同期し
た状態でそれぞれ対向する子局との間でデータの送受信
を行なうことができる。また、前記実施例ではデータの
伝送単位をマルチフレームとした場合について説明した
が、フレーム単位で伝送するシステムに適用してもよい
。その他、送信フレーム周期信号発生回路の構成等につ
いても本発明の要旨を逸脱しない範囲で種々変形して実
施できる。

［発明の効果］ 以上詳述したように本発明によれば、親局として動作す
る他のＰＣＭ端局装置の送信データを導入しこの送信デ
ータのフレーム周期信号を抽出するフレーム周期信号抽
出回路と、上記他のＰＣＭ端局装置の送信データからク
ロック信号を再生するクロック再生回路と、送信フレー
ム周期信号発生回路とを設け、この送信フレーム周期信
号発生回路により、上記フレーム周期信号抽出回路で得
られたフレーム周期信号が入力される毎に計数値をリセ
ットして上記りＯツク再生回路からのクロック信号を計
数し、その計数値が１送信フレーム長に相当する値にな
った時点で送信フレーム周期信号を発生し、この送信フ
レーム周期信号を多重化回路で送信チャネルデータと時
分割多重化して送出するようにしたことによって、回路
構成の簡単化および小形化を図ることができ、かつ高速
のデータ伝送に十分適応し得るＰＣＭ端局装置を提供す
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるＰＣＭ端局装置の位
相合わせ回路部分の構成を示すブロック図、第２図は同
装置の動作説明に使用するタイミング図、第３図はＰＣ
Ｍ端局装置を用いる通信システムの一例を示す概略構成
図、第４図は同システムで使用するデータのフレーム構
成を示す模式図、第５図は従来のＰＣＭ端局装置の位相
合わせ回路部分の構成を示すブロック図である。 １・・・端末装置、２．３１〜３ｍ・・・交換機、４・
・・親局側のＰＣＭ端局装置、５１〜５ｍ・・・子局側
のＰＣＭ端局装置、６１・・・多重化回路、６２・・・
フレーム同期パルス発生回路、６７・・・受信同期回路
、６８・・・受信クロック再生回路、６９・・・送信マ
ルチフレームカウンタ、ＲＤ・・・受信データ、ＲＭＳ
・・・受信マルチフレームパルス、ＴＣ・・・送信チャ
ネルデータ、ＴＤ・・・送信データ、ＴＭＳ・・・送信
マルチフレームパルス、ＴＦＳ・・・送信フレーム同期
パルス、ＣＬＫ・・・クロック信号。 第２図

Claims (1)

【特許請求の範囲】
1. 親局として動作する他のＰＣＭ端局装置の送信データに
   同期して時分割多重化データを送信するＰＣＭ端局装置
   において、前記他のＰＣＭ端局装置の送信データを導入
   しこの送信データのフレーム同期信号を抽出するフレー
   ム同期信号抽出回路と、前記他のＰＣＭ端局装置の送信
   データからクロック信号を再生するクロック再生回路と
   、前記フレーム同期信号抽出回路で得られたフレーム周
   期信号が入力される毎に計数値をリセットして前記クロ
   ック再生回路からのクロック信号を計数しその計数値が
   １送信フレーム長に相当する値になつた時点で送信フレ
   ーム同期信号を発生する送信フレーム同期信号発生回路
   と、この送信フレーム同期信号発生回路から発生された
   送信フレーム周期信号を送信チャネルデータと時分割多
   重化する多重化回路とを具備したことを特徴とするＰＣ
   Ｍ端局装置。