JPS6312193A - 電気回路形成方法 - Google Patents
電気回路形成方法Info
- Publication number
- JPS6312193A JPS6312193A JP15562286A JP15562286A JPS6312193A JP S6312193 A JPS6312193 A JP S6312193A JP 15562286 A JP15562286 A JP 15562286A JP 15562286 A JP15562286 A JP 15562286A JP S6312193 A JPS6312193 A JP S6312193A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- forming
- metal foil
- electric circuit
- cathode material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 25
- 239000002184 metal Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000011888 foil Substances 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 239000010406 cathode material Substances 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 235000015170 shellfish Nutrition 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、従来の印刷法または写真法に替りる電気回路
形成方法に関するものである。
形成方法に関するものである。
（従来の技術）
従来、プリント基板、フレキシブルプリント基板、金属
板上に絶縁層を介し金属張りした基板等の回路形成方法
は、例えば第３図に示されるプリント基板の場合に示さ
れるように、絶縁材（例えばガラスエポキシ樹脂）１１
上に張付けられた導電性金属箔（例えば銅箔）１２の回
路部１３となる部分に印刷法または写真法等の方法によ
りレジスト１４を形成しく第３図ａ、ｂ）、エツチング
することにより前記レジスト１４により覆われていない
溶解部１５を溶解除去しく第３図Ｃ）、最後に前記レジ
スト１４を剥離して絶縁材１１上に回路部１３を形成す
る（第３図ｄ）ことが一般的であった。
板上に絶縁層を介し金属張りした基板等の回路形成方法
は、例えば第３図に示されるプリント基板の場合に示さ
れるように、絶縁材（例えばガラスエポキシ樹脂）１１
上に張付けられた導電性金属箔（例えば銅箔）１２の回
路部１３となる部分に印刷法または写真法等の方法によ
りレジスト１４を形成しく第３図ａ、ｂ）、エツチング
することにより前記レジスト１４により覆われていない
溶解部１５を溶解除去しく第３図Ｃ）、最後に前記レジ
スト１４を剥離して絶縁材１１上に回路部１３を形成す
る（第３図ｄ）ことが一般的であった。
（発明が解決しようとする問題点）
この従来の印刷法または写真法は、煩雑なレジスト膜形
成プロセスを必要とし、またエツチング液の廃液処理に
多大の費用を要し、さらに前記回路部１３にはエツチン
グの段階でアンダーカット１６が生ずるので、高精度の
回路部が得られない欠点があった。最近は特に集積回路
の著しい発達に対応できる微細な回路部を得るための高
精度の回路形成方法が要望されている。
成プロセスを必要とし、またエツチング液の廃液処理に
多大の費用を要し、さらに前記回路部１３にはエツチン
グの段階でアンダーカット１６が生ずるので、高精度の
回路部が得られない欠点があった。最近は特に集積回路
の著しい発達に対応できる微細な回路部を得るための高
精度の回路形成方法が要望されている。
本発明はこのような点に鑑みなされたもので、高精度の
回路部を形成できる回路形成方法を提供することを目的
とするものである。
回路部を形成できる回路形成方法を提供することを目的
とするものである。
（発明の構成〕
（問題点を解決するための手段）
本発明は、第１図に示す絶縁材２１上に導電性の金属箔
２２を張付けてなる基板に回路を形成する方法において
、前記絶縁材２１上の金属箔２２のみに回路パターンに
応じた切込２３を設けることにより、この金属箔２２を
回路部２４と溶解部２５とに切り離して電気的に絶縁さ
せた後、前記溶解部２５を陽極として陰極材３３ととも
に鍍金液３２中に浸漬し、この溶解部２５と陰極材３３
との間に直流電圧を印加することにより溶解部２５のみ
を電気化学的に溶解する電気回路形成方法である。
２２を張付けてなる基板に回路を形成する方法において
、前記絶縁材２１上の金属箔２２のみに回路パターンに
応じた切込２３を設けることにより、この金属箔２２を
回路部２４と溶解部２５とに切り離して電気的に絶縁さ
せた後、前記溶解部２５を陽極として陰極材３３ととも
に鍍金液３２中に浸漬し、この溶解部２５と陰極材３３
との間に直流電圧を印加することにより溶解部２５のみ
を電気化学的に溶解する電気回路形成方法である。
（作用）
本発明は、前記金属箔２２に形成された切込２３によっ
て回路部２４を溶解部２５から電気的に絶縁し、前記溶
解部２５のみに陽極電位を印加することにより、この溶
解部２５のみが鍍金液中に溶解され、回路部２４が残留
形成される。
て回路部２４を溶解部２５から電気的に絶縁し、前記溶
解部２５のみに陽極電位を印加することにより、この溶
解部２５のみが鍍金液中に溶解され、回路部２４が残留
形成される。
（実施例）
以下、本発明を第１図および第２図に示される実施例を
参照して詳細に説明する。
参照して詳細に説明する。
第１図Ａに示されるように、絶縁材（例えばガラスエポ
キシ樹脂）２１の全面に導電性の金属箔（例えば銅箔）
２２を張付けてなる各種基板にあって、前記金属箔２２
のみにカッター、レーザー、高圧水またはプレス等によ
って、第１図Ｂに示される切込２３を回路パターンに応
じて設ける。これにより、前記金属箔２２を回路部２４
と溶解部２５とに切り離し、この回路部２４と溶解部２
５とを電気的に絶縁状態とする。
キシ樹脂）２１の全面に導電性の金属箔（例えば銅箔）
２２を張付けてなる各種基板にあって、前記金属箔２２
のみにカッター、レーザー、高圧水またはプレス等によ
って、第１図Ｂに示される切込２３を回路パターンに応
じて設ける。これにより、前記金属箔２２を回路部２４
と溶解部２５とに切り離し、この回路部２４と溶解部２
５とを電気的に絶縁状態とする。
次に、第２図に示されるように鍍金槽３１内の硫酸銅鍍
金浴等の鍍金液３２中に前記基板を浸漬し、この基板の
溶解部２５を陽極とするとともに、前記鍍金液３２中に
銅板または他の基板の回路部（ｔｊ４箔）を陰極材３３
として浸漬し、両極間に直流電源３４に接続して直流電
圧を印加することにより、レジストを形成せずとも前記
溶解部２５のみが鍍金液３２中に溶解し、回路部２４は
硫酸銅鍍金浴中に単に浸漬しているのみであるから、全
（侵されずに残留し、その結果第１図Ｃに示されるよう
に目的とする回路部２４が得られる。
金浴等の鍍金液３２中に前記基板を浸漬し、この基板の
溶解部２５を陽極とするとともに、前記鍍金液３２中に
銅板または他の基板の回路部（ｔｊ４箔）を陰極材３３
として浸漬し、両極間に直流電源３４に接続して直流電
圧を印加することにより、レジストを形成せずとも前記
溶解部２５のみが鍍金液３２中に溶解し、回路部２４は
硫酸銅鍍金浴中に単に浸漬しているのみであるから、全
（侵されずに残留し、その結果第１図Ｃに示されるよう
に目的とする回路部２４が得られる。
なお、このような処理を行っても溶解部２５の一部が絶
縁材２１上に島状に残留している場合は、以上の処理に
加えて軽くエツチング処理を行えば、その溶解部を完全
になくすことができる。
縁材２１上に島状に残留している場合は、以上の処理に
加えて軽くエツチング処理を行えば、その溶解部を完全
になくすことができる。
本発明によれば、絶縁材上の金ＩｉＡ箔のみに回路パタ
ーンに応じた切込を設けることにより、この金属箔を回
路部と溶解部とに切り離して電気的に絶縁させた後、前
記溶解部を陽極として鍍金液中で直流電圧を印加するこ
とによりこの溶解部のみを電気化学的に溶解する回路形
成方法であり、従来のようにレジストを形成する必要が
ないとともに、回路部が溶解部から切り離されているか
ら、この回路部にはエツチングにおけるアンダーカット
が全く生じない。このため高精度の回路断面が得られる
。また従来の印刷法または写真法のような煩雑なレジス
ト膜形成プロセス（例えばレジスト塗布、露光処理等）
を必要としない。ざらに鍍金液中に溶解した金属イオン
を陰極材（金属板または他の基板の回路部等）に析出さ
せることにより再利用でき、省資源の面で優れた効果を
有する。
ーンに応じた切込を設けることにより、この金属箔を回
路部と溶解部とに切り離して電気的に絶縁させた後、前
記溶解部を陽極として鍍金液中で直流電圧を印加するこ
とによりこの溶解部のみを電気化学的に溶解する回路形
成方法であり、従来のようにレジストを形成する必要が
ないとともに、回路部が溶解部から切り離されているか
ら、この回路部にはエツチングにおけるアンダーカット
が全く生じない。このため高精度の回路断面が得られる
。また従来の印刷法または写真法のような煩雑なレジス
ト膜形成プロセス（例えばレジスト塗布、露光処理等）
を必要としない。ざらに鍍金液中に溶解した金属イオン
を陰極材（金属板または他の基板の回路部等）に析出さ
せることにより再利用でき、省資源の面で優れた効果を
有する。
第１図は本発明の電気回路形成方法の工程を示す基板の
断面図、第２図はその方法における鍍金例を示す断面図
、第３図は従来の電気回路形成方法の工程を示す基板の
断面図である。 ２１・・絶縁材、２２・・金属箔、２３・・切込、２４
・・回路部、２５・・溶解部、３２・・鍍金液、３３・
・陰極材。 遵人Δ 違ス貝
断面図、第２図はその方法における鍍金例を示す断面図
、第３図は従来の電気回路形成方法の工程を示す基板の
断面図である。 ２１・・絶縁材、２２・・金属箔、２３・・切込、２４
・・回路部、２５・・溶解部、３２・・鍍金液、３３・
・陰極材。 遵人Δ 違ス貝
Claims (2)
- （１）絶縁材上に導電性の金属箔を張付けてなる基板に
回路を形成する方法において、前記絶縁材上の金属箔の
みに回路パターンに応じた切込を設けることにより、こ
の金属箔を回路部と溶解部とに切り離して電気的に絶縁
させた後、前記溶解部を陽極として陰極材とともに鍍金
液中に浸漬し、この溶解部と陰極材との間に直流電圧を
印加することにより溶解部のみを電気化学的に溶解する
ことを特徴とする電気回路形成方法。 - （２）陰極材は、金属板または他の基板の回路部を用い
たことを特徴とする特許請求の範囲第１項記載の電気回
路形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15562286A JPS6312193A (ja) | 1986-07-02 | 1986-07-02 | 電気回路形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15562286A JPS6312193A (ja) | 1986-07-02 | 1986-07-02 | 電気回路形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6312193A true JPS6312193A (ja) | 1988-01-19 |
Family
ID=15610029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15562286A Pending JPS6312193A (ja) | 1986-07-02 | 1986-07-02 | 電気回路形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6312193A (ja) |
-
1986
- 1986-07-02 JP JP15562286A patent/JPS6312193A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943346A (en) | Method for manufacturing printed circuit boards | |
| US5160579A (en) | Process for manufacturing printed circuit employing selective provision of solderable coating | |
| EP0178864B1 (en) | Process for producing copper through-hole printed circuit board | |
| US5733468A (en) | Pattern plating method for fabricating printed circuit boards | |
| US3424658A (en) | Method of producing a printed circuit board on a metallic substrate | |
| JPS58186994A (ja) | 印刷配線板の製造方法 | |
| JPS6312193A (ja) | 電気回路形成方法 | |
| JPS6312192A (ja) | 電気回路形成方法 | |
| JPS6345888A (ja) | バンプ付配線板の製造方法 | |
| JPH06169145A (ja) | プリント配線板の製造方法 | |
| JPH05259614A (ja) | プリント配線板の樹脂埋め法 | |
| JPH02105596A (ja) | 印刷配線板の製造方法 | |
| JPH0444291A (ja) | 厚膜導体回路基板の製造方法 | |
| JPS614295A (ja) | プリント配線板の製造方法 | |
| JPH05347468A (ja) | プリント配線板の製造方法 | |
| JPS6372189A (ja) | 回路板の製造方法 | |
| JPH118465A (ja) | アディティブ法プリント配線板の製造方法 | |
| JPS63283098A (ja) | パタ−ン形成法 | |
| JPH02119298A (ja) | 半導体素子搭載用多層印刷配線板の製造方法 | |
| JPS60214592A (ja) | プリント基板の製造方法 | |
| JPS6052087A (ja) | プリント板製造方法 | |
| JPS61171194A (ja) | プリント基板の製造方法 | |
| JPS5832798B2 (ja) | 印刷配線板の製造法 | |
| JPS61212097A (ja) | 内層パタ−ン部が露出するプリント基板の製造法 | |
| JPS63160298A (ja) | プリント回路板のスルホ−ル加工法 |