JPS63124457A

JPS63124457A - 半導体装置の製造方法

Info

Publication number: JPS63124457A
Application number: JP26855186A
Authority: JP
Inventors: Hisao Hayashi; 久雄林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-11-13
Filing date: 1986-11-13
Publication date: 1988-05-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ａ、産業上の利用分野本発明は、半導体装置の製造方法に関し、特に絶縁物上
に所要の半導体層等を形成して素子とする半導体装置の
製造方法に関する。

Ｂ０発明の概要本発明は、絶縁物上に所要の素子を形成する半導体装置
の製造方法において、局部的に電荷が蓄積される工程の
前に、予め低抵抗薄膜を形成することにより、簡便なプ
ロセスにてデバイスの破壊を防止するものである。

Ｃ１従来の技術半導体装置における技術として、絶縁物上に所要の半導
体層、絶縁層や導電体層を形成し、薄膜トランジスタ等
の半導体素子を形成する所謂ＳＯ■　（シリコン・オン
・インシュレーター）技術が知られている。

このＳｏｌ技術を用いて形成される絶縁物上の半導体素
子は、半導体特有の寄生効果を防止することができ、よ
り微細であり且つ高集積な半導体装置を容易に形成する
ことを可能とするものである。

ところで、このような微細であって高集積な半導体装置
を製造する場合には、従来のプロセスに比較して、その
制御性の優れた工程を以て各半導体装置を形成する必要
があり、現在の半導体装置の製造技術においては、イオ
ン注入工程、ＲＩＢ（反応性イオンエツチング）工程、
プラズマＣＶＤ工程等の様々な工程を以て半導体装置が
製造されている。

Ｄ９発明が解決しようとする問題点しかしながら、上述のような絶縁物上に素子が形成され
る半導体装置では、イオン注入工程、ＲＩＢ（反応性イ
オンエツチング）工程、プラズマＣＶＤ工程などのイオ
ンプロセス等の際に、その局部に電荷が蓄積されること
があり、これによって素子自体が破壊されるおそれが生
ずることになる。

すなわち、一般の半導体基板等を用いたプロセスでは、
イオン注入等を施した場合であっても基板自体が絶縁物
でないため、電荷が局所的に蓄積されることが防止され
るが、上述のような絶縁基板等においては、例えばイオ
ンを絶縁基板に照射した時にそれを中性化することは容
易ではなく、このため絶縁基板上の局部の電位が上昇し
、放電等を生じて半導体デバイスの破壊へとつながるこ
とになる。

そこで、本発明は上述の問題点に鑑み、絶縁基板上の局
部の電荷の蓄積を防止し、しかも、それ簡便に行うよう
な半導体装置の製造方法の提供を目的とする。

Ｅ０問題点を解決するための手段本発明は、絶縁物上に所要の素子を形成する半導体装置
の製造方法において、絶縁物上の局部に電荷が蓄積され
る工程に際して、予め全面を被覆する低抵抗薄膜を形成
し、その後に上記局部に電荷が蓄積される工程を行うこ
とを特徴とする半導体装置の製造方法により上述の技術
的課題を解決する。

ここで低抵抗薄膜としては、例えば多結晶シリコン等の
シリコンを材料とすることができ、このようなシリコン
を用いた場合には後に酸化することができる。

Ｆ１作用絶縁物上の局部に電荷が蓄積される工程が行われる以前
に、全面に低抵抗薄膜を形成することで、本来蓄積され
てしまう電荷をその低抵抗薄膜を介して逃がすことがで
きる。このため半導体素子の破壊を未然に防止すること
ができる。

Ｇ、実施例本発明の好適な実施例を図面を参照しながら説明する。

本実施例の半導体装置の製造方法は、イオン注入工程等
の絶縁物上の局部に電荷が蓄積される工程が行われる以
前に、全面に低抵抗薄膜を形成して半導体素子の破壊を
未然に防止するものであり、且つその低抵抗薄膜を熱処
理して眉間絶縁膜として用いるものである。以下、本実
施例をその工程に従って第１図ａ〜第１図ｄを参照しな
がら説明する。

ｆａｌ　　まず、第１図ａに示すように、石英基板、セ
ラミック基板、フェライト基板、水晶基板等の絶縁物１
上にシリコン等を材料とする半導体層２がパターン形成
され、さらにその半導体層２の所定の領域にはゲート酸
化膜３を介してゲート電極４も形成されているものとす
る。ここで半導体層２は、それぞれ他の半導体層と分離
されて形成されており、これら半導体層２は電気的に分
離されていることになる。

（ｂｌ　　次に、絶縁物上の局部に電荷が蓄積される工
程の前工程として、第１図すに示すように、予め全面に
低抵抗薄膜５を被着形成する。この低抵抗薄膜５は例え
ば多結晶シリコンにより構成でき、例えば抵抗を１０θ
Ω・Ｃ以下程度にすることができる。そして、その膜厚
は１００人程度の極めて薄い膜厚とすることができ、こ
の低抵抗薄膜５によって、次にイオン注入の場合の局部
的な電荷の蓄積を防止でき、さらに後に酸化によって眉
間絶縁膜としても用いることができる。

（Ｃ１次に、第１図Ｃに示すように、従来の製造方法で
は、絶縁物上の局部に電荷が蓄積されるところのイオン
注入工程を行う。しかし、本実施例では、既に電荷の局
部的な蓄積を防止するための低抵抗薄膜５が形成されて
いるため、イオン注入によって局部に電荷が蓄積される
ことにもなく、従って、半導体素子の放電等に起因する
破壊を未然に防止することができる。

（ｄ）　　続いて、第１図ｄに示すように、電荷の蓄積
を防止した低抵抗薄膜５が多結晶シリコンにより構成さ
れる場合には、これを熱酸化してシリコン酸化膜６を形
成する。上述のように低抵抗薄膜５を極めて薄い膜とし
ていることから、容易に低抵抗薄膜５全体を酸化するこ
とができる。ここで酸化の条件は、例えば９００℃、１
時間、ドライ酸化法として容易に行うことができる。こ
のようなシリコン酸化膜６を形成することによって、ソ
ース・ドレイン間等を短絡させることを防止することが
でき、また、ゲート電極４の端面ば、再酸化によって強
化される。

以下、通常のプロセスに従って層間絶縁膜や配線等を施
して所要の半導体装置を完成する。

このような半導体装置の製造方法によっては、予め低抵
抗薄膜５を形成していることから、イオン注入等の局部
に電荷を蓄積するような工程で半導体素子が破壊される
ような弊害を未然に防止できることになる。また、その
低抵抗薄膜５を例えば多結晶シリコン等の容易に絶縁膜
にし得る材料とすることで、イオンプロセス等の後、絶
縁膜に置換することができ、全体としてのプロセスは簡
便なものとなる。

また、この再酸化によって、ソース・ドレインの膜厚は
多少減少することになり、ゲート耐圧の向上も期待でき
ることになる。

なお、上述の実施例では、電荷を局部に蓄積し得る工程
の例としてイオン注入工程を例示したが、これに限定さ
れず、他のＲＩＥ、プラズマＣＶＤ法等の工程の以前に
低抵抗薄膜を形成するようにしても良いことは勿論であ
る。

Ｈ０発明の効果本発明の半導体装置の製造方法では、イオン注入工程等
の電荷を蓄積し得る工程の以前に、低抵抗薄膜を全面に
被着するため、電荷の局部的な蓄積を防止することがで
き、放電を阻止して半導体素子の破壊を未然に防止する
ことができる。

また、この低抵抗薄膜は、材料によっては、後に酸化等
によって絶縁膜に置換することも可能であり、そのプロ
セスは簡便なものである。

【図面の簡単な説明】

第１図ａ〜第１図ｄは本発明の半導体装置の製造方法を
その製造工程に従って説明するためのそれぞれ断面図で
ある。１・・・絶縁物２・・・半導体層３・・・ゲート酸化膜４・・・ゲート電極５・・・低抵抗薄膜６・・・シリコン酸化膜

Claims

【特許請求の範囲】　絶縁物上に所要の素子を形成する半導体装置の製造方
法において、絶縁物上の局部に電荷が蓄積される工程に際して、予め全面を被覆する低抵抗薄膜を形成し、その後に上記
局部に電荷が蓄積される工程を行うことを特徴とする半
導体装置の製造方法。