JPS6312609Y2 - - Google Patents
Info
- Publication number
- JPS6312609Y2 JPS6312609Y2 JP13218080U JP13218080U JPS6312609Y2 JP S6312609 Y2 JPS6312609 Y2 JP S6312609Y2 JP 13218080 U JP13218080 U JP 13218080U JP 13218080 U JP13218080 U JP 13218080U JP S6312609 Y2 JPS6312609 Y2 JP S6312609Y2
- Authority
- JP
- Japan
- Prior art keywords
- nand
- output
- coin
- coins
- nand gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009825 accumulation Methods 0.000 description 7
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- -1 NOR 2 ...Noah gate Chemical compound 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
Landscapes
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
- Prepayment Telephone Systems (AREA)
Description
【考案の詳細な説明】
本考案は公衆電話機の硬貨収納順序回路に関す
るもので、さらに詳しくいえば、個別の蓄積軌道
にそれぞれ蓄積された価値の異なる複数種類の硬
貨を課金信号にしたがつて予め定められた優先順
に収納する公衆電話機の硬貨収納順序回路に関す
るものである。
るもので、さらに詳しくいえば、個別の蓄積軌道
にそれぞれ蓄積された価値の異なる複数種類の硬
貨を課金信号にしたがつて予め定められた優先順
に収納する公衆電話機の硬貨収納順序回路に関す
るものである。
従来、例えば特公昭54−30604号公報が開示さ
れているように、複数種類の硬貨を使用すること
ができる公衆電話機がある。これは、低額硬貨の
方を高額硬貨よりも優先的に収容するように優先
順序を決めている。硬貨を収容するための信号は
局から供給される課金信号であり、この信号の継
続時間は蓄積状態の位置さら落下した硬貨が収納
検知される位置まで移動するための十分な時間と
して、約500ミリ秒程度の値に決められている。
れているように、複数種類の硬貨を使用すること
ができる公衆電話機がある。これは、低額硬貨の
方を高額硬貨よりも優先的に収容するように優先
順序を決めている。硬貨を収容するための信号は
局から供給される課金信号であり、この信号の継
続時間は蓄積状態の位置さら落下した硬貨が収納
検知される位置まで移動するための十分な時間と
して、約500ミリ秒程度の値に決められている。
しかしながらこのような従来の装置は課金信号
によつて高額硬貨が収納された直後に、低額硬貨
が投入されると次のような問題が生じる。硬貨の
収納に要する時間は公衆電話機の構造にもよる
が、約200ミリ秒程度であるため、前述した公知
例のように単に蓄積硬貨の有無により優先順序を
規定しただけでは500ミリ程程度継続する課金信
号の残りの300ミリ秒の間に低額硬貨が追加投入
されると、その低額硬貨を高額硬貨に続いて誤つ
て収納してしまう。
によつて高額硬貨が収納された直後に、低額硬貨
が投入されると次のような問題が生じる。硬貨の
収納に要する時間は公衆電話機の構造にもよる
が、約200ミリ秒程度であるため、前述した公知
例のように単に蓄積硬貨の有無により優先順序を
規定しただけでは500ミリ程程度継続する課金信
号の残りの300ミリ秒の間に低額硬貨が追加投入
されると、その低額硬貨を高額硬貨に続いて誤つ
て収納してしまう。
この対策として従来は複数種類の硬貨のどれか
一つにでも就納動作があると、課金信号の継続中
は追加投入した硬貨が蓄積位置まで落下しないよ
うな蓄積阻止手段が設けられているものがある。
ところがこの蓄積阻止手段を用いると、構造が複
雑になるとともに、硬貨の種類毎に設けた蓄積阻
止手段を一斉に動作させるため、消費電流が大き
くなるという問題を有していた。
一つにでも就納動作があると、課金信号の継続中
は追加投入した硬貨が蓄積位置まで落下しないよ
うな蓄積阻止手段が設けられているものがある。
ところがこの蓄積阻止手段を用いると、構造が複
雑になるとともに、硬貨の種類毎に設けた蓄積阻
止手段を一斉に動作させるため、消費電流が大き
くなるという問題を有していた。
本考案は以上の点に鑑みこのような問題を解決
すべくなされたもので、その目的は如何なる特殊
の条件下であつても硬貨を誤収納することはな
く、かつ高額硬貨を収納したときの残度数が消去
されることもない公衆電話機の硬貨収納順序回路
を提供することにある。
すべくなされたもので、その目的は如何なる特殊
の条件下であつても硬貨を誤収納することはな
く、かつ高額硬貨を収納したときの残度数が消去
されることもない公衆電話機の硬貨収納順序回路
を提供することにある。
このような目的を達成するために、本考案は、
優先順位の低い硬貨の収納信号が出力されている
間優先順位の高い硬貨の収納信号の出力を禁止す
るゲート回路を備え、優先順位の低い硬貨の収納
中に優先順位の高い硬貨の投入があつた場合に硬
貨の誤収納を防止するようにしたものである。
優先順位の低い硬貨の収納信号が出力されている
間優先順位の高い硬貨の収納信号の出力を禁止す
るゲート回路を備え、優先順位の低い硬貨の収納
中に優先順位の高い硬貨の投入があつた場合に硬
貨の誤収納を防止するようにしたものである。
以下、図面に基づき本考案の実施例を詳細に説
明する。
明する。
図は本考案による公衆電話機の硬貨収納順序回
路の一実施例を示す構成図で、説明に必要な部分
のみを示す。図において、RECは局線に接続さ
れた周知の課金信号受信回路で、課金信号が交流
(16KHz)の場合にはフイルターから構成され、
転極パルスの場合にはリレーまたはフオトカプラ
(図示せず)から構成される。CRCは硬貨収納制
御回路で、この硬貨収納制御回路CRCは課金信
号吸収用カウンタ(図示せず)などからなり、例
えば、10円硬貨を収納したときには次の課金信号
で収納信号を後述する硬貨収納順序回路に出力
し、100円硬貨を収納したときには9個の課金信
号を吸収用カウンタで吸収し、10個目の課金信号
で収納信号を出力する周知の回路である。
路の一実施例を示す構成図で、説明に必要な部分
のみを示す。図において、RECは局線に接続さ
れた周知の課金信号受信回路で、課金信号が交流
(16KHz)の場合にはフイルターから構成され、
転極パルスの場合にはリレーまたはフオトカプラ
(図示せず)から構成される。CRCは硬貨収納制
御回路で、この硬貨収納制御回路CRCは課金信
号吸収用カウンタ(図示せず)などからなり、例
えば、10円硬貨を収納したときには次の課金信号
で収納信号を後述する硬貨収納順序回路に出力
し、100円硬貨を収納したときには9個の課金信
号を吸収用カウンタで吸収し、10個目の課金信号
で収納信号を出力する周知の回路である。
CC1,CC5,CC10はそれぞれ低額、中額、高額
の硬貨、例えば10円、50円、100円の各硬貨個別
の蓄積軌道上の1枚目の蓄積硬貨を検出する発・
受光素子で、それぞれ発光素子Pd1と受光素子
Pt1、発光素子Pd5と受光素子Pt5、発光素子Pd10か
ら構成されている。
の硬貨、例えば10円、50円、100円の各硬貨個別
の蓄積軌道上の1枚目の蓄積硬貨を検出する発・
受光素子で、それぞれ発光素子Pd1と受光素子
Pt1、発光素子Pd5と受光素子Pt5、発光素子Pd10か
ら構成されている。
CM1,CM5,CM10はそれぞれ10円、50円、
100円の各硬貨を収納する収納マグネツトである。
100円の各硬貨を収納する収納マグネツトである。
CRCOは本願の要旨部分である硬貨収納順序回
路で、発・受光素子CC1の受光素子Pt1の出力と
ナンドゲートNAND4の出力を入力とするナンド
ゲートNAND1と、このナンドゲートNAND1の
出力と発・受光素子CC5の受光素子Pt5の出力を
入力とするノアゲートNOR1と、このノアゲート
NOR1の出力を反転するインバータINV1と、こ
のインバータINV1の出力とナンドゲート
NAND5の出力を入力とするナンドゲート
NAND2と、このナンドゲートNAND2の出力と
上記ナンドゲートNAND1の出力および発・受光
素子CC10の受光素子Pt10の出力を入力とするノア
ゲートNOR2と、このノアゲートNOR2の出力を
反転するインバータINV2と、このインバータ
INV2の出力とナンドゲートNAND6の出力を入
力とするナンドゲートNAND3と、上記ナンドゲ
ートNAND1の出力とナンドゲートNAND5の出
力およびナンドゲートNAND6の出力ならびに上
記硬貨収納制御回路CRCの出力を入力とするナ
ンドゲートNAND4と、上記ナンドゲート
NAND2の出力とナンドゲートNAND6の出力お
よび硬貨収納制御回路CRRCの出力を入力とする
ナンドゲートNAND5と、上記ナンドゲート
NAND3の出力と硬貨収納制御回路CRCの出力を
入力とするナンドゲートNAND6と、これら各ナ
ンドゲートNAND4,NAND5,NAND6の出力
をそれぞれ反転するインバータINV3,INV4,
INV5とから構成されている。
路で、発・受光素子CC1の受光素子Pt1の出力と
ナンドゲートNAND4の出力を入力とするナンド
ゲートNAND1と、このナンドゲートNAND1の
出力と発・受光素子CC5の受光素子Pt5の出力を
入力とするノアゲートNOR1と、このノアゲート
NOR1の出力を反転するインバータINV1と、こ
のインバータINV1の出力とナンドゲート
NAND5の出力を入力とするナンドゲート
NAND2と、このナンドゲートNAND2の出力と
上記ナンドゲートNAND1の出力および発・受光
素子CC10の受光素子Pt10の出力を入力とするノア
ゲートNOR2と、このノアゲートNOR2の出力を
反転するインバータINV2と、このインバータ
INV2の出力とナンドゲートNAND6の出力を入
力とするナンドゲートNAND3と、上記ナンドゲ
ートNAND1の出力とナンドゲートNAND5の出
力およびナンドゲートNAND6の出力ならびに上
記硬貨収納制御回路CRCの出力を入力とするナ
ンドゲートNAND4と、上記ナンドゲート
NAND2の出力とナンドゲートNAND6の出力お
よび硬貨収納制御回路CRRCの出力を入力とする
ナンドゲートNAND5と、上記ナンドゲート
NAND3の出力と硬貨収納制御回路CRCの出力を
入力とするナンドゲートNAND6と、これら各ナ
ンドゲートNAND4,NAND5,NAND6の出力
をそれぞれ反転するインバータINV3,INV4,
INV5とから構成されている。
そして、この硬貨収納順序回路CROCのインバ
ータINV3,INV4,INV5の各出力はそれぞれイ
ンバータINV6,INV7,INV8を介して収納マグ
ネツトCM1,CM5,CM10に供給されるように構
成されている。
ータINV3,INV4,INV5の各出力はそれぞれイ
ンバータINV6,INV7,INV8を介して収納マグ
ネツトCM1,CM5,CM10に供給されるように構
成されている。
つぎにこの図に示す実施例の動作を10円、
50円、100円の順に優先順位を持つ場合でもつ
て説明する。
50円、100円の順に優先順位を持つ場合でもつ
て説明する。
まず、10円硬貨が蓄積されている場合には
発・受光素子CC1(“L”(低レベル))−ナン
ドゲートNAND1の出力(“H”(高レベル))
−ノアゲートNOR1の出力(“L”)−インバ
ータINV1の出力(“H”)−ナンドゲート
NAND2の出力(“L”) で、ナンドゲートNAND5の入力が“L”でゲー
トが閉じる。
ドゲートNAND1の出力(“H”(高レベル))
−ノアゲートNOR1の出力(“L”)−インバ
ータINV1の出力(“H”)−ナンドゲート
NAND2の出力(“L”) で、ナンドゲートNAND5の入力が“L”でゲー
トが閉じる。
さらに、
ナンドゲートNAND1の出力(“H”)−ノア
ゲートNOR2の出力(“L”)−インバータ
INV2の出力(“H”)−ナンドゲートNAND3
の出力(“L) で、ナンドゲートNAND6の入力が“L”でゲー
トが閉じる。
ゲートNOR2の出力(“L”)−インバータ
INV2の出力(“H”)−ナンドゲートNAND3
の出力(“L) で、ナンドゲートNAND6の入力が“L”でゲー
トが閉じる。
他方、
ナンドゲートNAND6の出力(“H”)
→ナンドゲートNAND4の入力3
ナンドゲートNAND5の出力(“H”)
→ナンドゲートNAND4に入力5
ナンドゲートNAND1の出力(“H”)
→ナンドゲートNAND4の入力2
で、ナンドゲートNAND4のゲートが開き、硬貨
収納制御回路CRCからの硬貨収納信号CRSは ナンドゲートNAND4の入力端子4(“H”)−
ナンドゲートNAND4の出力(“L”)−イン
バータINV3の出力(“H”)−インバータ
INV6の収納(“L”) で10円硬貨収納マグネツトCM1が動作する。
収納制御回路CRCからの硬貨収納信号CRSは ナンドゲートNAND4の入力端子4(“H”)−
ナンドゲートNAND4の出力(“L”)−イン
バータINV3の出力(“H”)−インバータ
INV6の収納(“L”) で10円硬貨収納マグネツトCM1が動作する。
つぎに、100円硬貨が蓄積されている場合には
発・受光素子CC1(“H”)−ナンドゲート
NAND1の出力(“L”) で、ナンドゲートNAND4の入力端2に“L”が
入力し、このゲートを閉じる。
NAND1の出力(“L”) で、ナンドゲートNAND4の入力端2に“L”が
入力し、このゲートを閉じる。
また、
発・受光素子CC5(“H”)−ノアゲートNOR1
の出力(“L”)−インバータINV1の出力
(“H”)−ナンドゲートNAND2の出力
(“L”) で、ナンドゲートNAND5の入力端13に“L”が
入力しこのゲートを閉じる。
の出力(“L”)−インバータINV1の出力
(“H”)−ナンドゲートNAND2の出力
(“L”) で、ナンドゲートNAND5の入力端13に“L”が
入力しこのゲートを閉じる。
他方、発・受光素子CC10(“L”)、ナンドゲー
トNAND1の出力(“L”)、ナンドゲートNAND2
の出力(“L”)であるため、 ノアゲートNOR2の出力(“H”)−インバー
タINV2の出力(“L”)−ナンドゲート
NAND3の出力(“H”) となり、ナンドゲートNAND3の入力端6に
“H”が入力し、このゲートを開く。
トNAND1の出力(“L”)、ナンドゲートNAND2
の出力(“L”)であるため、 ノアゲートNOR2の出力(“H”)−インバー
タINV2の出力(“L”)−ナンドゲート
NAND3の出力(“H”) となり、ナンドゲートNAND3の入力端6に
“H”が入力し、このゲートを開く。
したがつて、硬貨収納制御回路CRCから硬貨
収納信号CRSが入力すると、 ナンドゲートNAND6の出力(“L”)−イン
バータINV5の出力(“H”)−インバータ
INV8の出力(“L”) となり、100円硬貨収納マグネツトCM10がが動作
する。
収納信号CRSが入力すると、 ナンドゲートNAND6の出力(“L”)−イン
バータINV5の出力(“H”)−インバータ
INV8の出力(“L”) となり、100円硬貨収納マグネツトCM10がが動作
する。
そして、100円硬貨収納後の硬貨収納信号終了
前にもし10円硬貨が投入された場合には、蓄積と
同時にナンドゲートNAND1の出力が“H”とな
るが、それ以前にナンドゲートNAND6の出力
(“L”)がナンドゲートNAND4の入力端3に入
力してゲートを閉じており、再度10円硬貨が収納
されることはない。
前にもし10円硬貨が投入された場合には、蓄積と
同時にナンドゲートNAND1の出力が“H”とな
るが、それ以前にナンドゲートNAND6の出力
(“L”)がナンドゲートNAND4の入力端3に入
力してゲートを閉じており、再度10円硬貨が収納
されることはない。
ここで、勿論、硬貨収納信号CRSの入力後、
100円硬貨収納前に10円硬貨が投入されても、同
様にして誤収納されることはない。
100円硬貨収納前に10円硬貨が投入されても、同
様にして誤収納されることはない。
なお、10円硬貨の蓄積がなく、50円硬貨の蓄積
があつた場合にも全く同様である。ここで、100
円硬貨の蓄積の有無は関係しない。
があつた場合にも全く同様である。ここで、100
円硬貨の蓄積の有無は関係しない。
すなわち、硬貨収納信号CRSが入力したとき
の硬貨の蓄積状態の論理で回路系をロツクするよ
う構成されており、硬貨収納信号CRSの入力中
に硬貨の投入があつても何ら影響されず、次の硬
貨収納信号の入力時に追加投入分の硬貨は始めて
有効となる。
の硬貨の蓄積状態の論理で回路系をロツクするよ
う構成されており、硬貨収納信号CRSの入力中
に硬貨の投入があつても何ら影響されず、次の硬
貨収納信号の入力時に追加投入分の硬貨は始めて
有効となる。
そして、硬貨収納順序回路CROCのナンドゲー
トNAND5およびナンドゲートNAND6の出力端
から硬貨収納制御回路CRCへ送出されるG信号
およびH信号は、それぞれ50円または100円を収
納したときに吸収用カウンタに残度数「4」また
は「9」をセツトするための信号である。
トNAND5およびナンドゲートNAND6の出力端
から硬貨収納制御回路CRCへ送出されるG信号
およびH信号は、それぞれ50円または100円を収
納したときに吸収用カウンタに残度数「4」また
は「9」をセツトするための信号である。
以上本考案を10円、50円、100円の順に優先順
位を持つ場合を例にとつて説明したが、本考案は
この収納の優先順位に限定されるものではない。
位を持つ場合を例にとつて説明したが、本考案は
この収納の優先順位に限定されるものではない。
以上の説明から明らかなように、本考案によれ
ば、如何なる特殊の条件下であつても硬貨を誤収
納することなく、また、高額硬貨を収納したとき
の残度数が消去されることもないので、実用上の
効果は極めて大である。
ば、如何なる特殊の条件下であつても硬貨を誤収
納することなく、また、高額硬貨を収納したとき
の残度数が消去されることもないので、実用上の
効果は極めて大である。
図は本考案による公衆電話機の硬貨収納順序回
路の一実施例を示す構成図である。 NAND1〜NAND6……ナンドゲート、NOR1,
NOR2……ノアゲート、INV1〜INV5……インバ
ータ。
路の一実施例を示す構成図である。 NAND1〜NAND6……ナンドゲート、NOR1,
NOR2……ノアゲート、INV1〜INV5……インバ
ータ。
Claims (1)
- 個別の蓄積軌道にそれぞれ蓄積された価値の異
なる複数種類の硬貨を課金信号にしたがつて予め
定められた優先順に収納する公衆電話機の硬貨収
納順序回路において、優先順位の低い硬貨の収納
信号が出力されている間優先順位の高い硬貨の収
納信号の出力を禁止するゲート回路を備え、優先
順位の低い硬貨の収納中に優先順位の高い硬貨の
投入があつた場合に硬貨の誤収納を防止するよう
にしたことを特徴とする公衆電話機の硬貨収納順
序回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13218080U JPS6312609Y2 (ja) | 1980-09-19 | 1980-09-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13218080U JPS6312609Y2 (ja) | 1980-09-19 | 1980-09-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5756066U JPS5756066U (ja) | 1982-04-01 |
| JPS6312609Y2 true JPS6312609Y2 (ja) | 1988-04-11 |
Family
ID=29492425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13218080U Expired JPS6312609Y2 (ja) | 1980-09-19 | 1980-09-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6312609Y2 (ja) |
-
1980
- 1980-09-19 JP JP13218080U patent/JPS6312609Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5756066U (ja) | 1982-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4612418A (en) | Method for controlling task process and device thereof | |
| JPH02288993A (ja) | 識別要素 | |
| JPH0353677B2 (ja) | ||
| JPS63136295A (ja) | データ担体 | |
| RU2134904C1 (ru) | Система передачи данных с терминалом и переносным устройством носителя данных и способ для перезаряда переносного устройства носителя данных посредством терминала | |
| US4159481A (en) | Synchronizing signal selecting circuit | |
| JPS61500999A (ja) | 電子コイン電話機における不正防止 | |
| JP2548237Y2 (ja) | コイン電話機 | |
| US4085311A (en) | Memory device with error prevention of data during power failure | |
| FR2605785A1 (fr) | Dispositif a circuits integres a semiconducteurs comportant un microprocesseur et une memoire rom programmable | |
| US3997726A (en) | Coin telephone set | |
| JPH0113783B2 (ja) | ||
| SU1160603A1 (ru) | Устройство регистрации пол рных сигналов | |
| US4788567A (en) | Output information system for an interchangeable lens | |
| SU1635255A1 (ru) | Селектор импульсов по длительности с задержкой | |
| SU1234883A2 (ru) | Ячейка пам ти | |
| JPS6336761Y2 (ja) | ||
| SU1051734A1 (ru) | Счетное устройство сохран ющее информацию при перерывах питани | |
| JPH04361388A (ja) | マイクロ・コンピュータのデータ入力端子回路 | |
| JPS58147898A (ja) | デ−タ−保持装置 | |
| JPS61124875A (ja) | テストモ−ド発生回路 | |
| SU738111A1 (ru) | Триггер | |
| SU1285582A1 (ru) | Устройство дл формировани пр моугольных импульсов | |
| JPS5840679Y2 (ja) | 公衆電話機 | |
| JPH0137899B2 (ja) |